

BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-269511

(43)Date of publication of application : 14.10.1997

(51)Int.Cl. G02F 1/136
G02F 1/133
G09G 3/36
H01L 29/786

(21)Application number : 08-104400

(71)Applicant : SEIKO EPSON CORP

(22)Date of filing : 29.03.1996


(72)Inventor : MATSUEDA YOJIRO

(54) LIQUID CRYSTAL DEVICE, ITS DRIVING METHOD AND DISPLAY SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a liquid crystal device having excellent display characteristics and high reliability and its driving method as well as a display system.

SOLUTION: Analog switches TFTs 20-11 to 20-nm divided by (m) piece each into (n) blocks are connected to signal lines. First wirings 22-1 to 22-n are connected to the gate electrodes of the analog switches TFTs 20-11 to 20-nm and block selection is executed. Second wirings 24-1 to 24-m are connected to source regions and data writing to the signal lines is executed. The shift quantity of the threshold voltage is made smaller and reliability is improved by applying input signals below 5V on the source regions of the analog switches TFTs 20-11 to 20-nm. The analog switches are arranged by half quantity each above and below to form the comb tooth wirings. Data drivers and scanning drivers are packaged on the same side. 1H common swing inversion and 1H 4 value gate inversion driving are executed. The penetration voltages ΔV_a , ΔV_b of the analog switches TFTs 20-11 to 20-nm are corrected.



LEGAL STATUS

[Date of request for examination] 28.03.2003

[Date of sending the examiner's decision of rejection] 24.11.2004

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection] 2004-26270

[Date of requesting appeal against examiner's decision of rejection] 24.12.2004

[Date of extinction of right]

*** NOTICES ***

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2. **** shows the word which can not be translated.

3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The pixel transistor by which is formed of a thin film transistor and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, M analog switch transistors which are connected to said M signal lines, make m adjoining pieces 1 block, and are divided into n blocks while being formed of a thin film transistor, The 1st n wiring which makes common connection of the m gate electrodes of an analog switch transistor which are contained in the same block and adjoin, The 2nd wiring of m which makes common connection of the source field of n analog switch transistors which are contained in a different block and do not adjoin is included. Liquid crystal equipment characterized by making into less than [5V] the amplitude of the input signal supplied to the source field of said analog switch transistor through said 2nd wiring.

[Claim 2] Liquid crystal equipment characterized by really forming on a glass substrate in claim 1 while forming said pixel transistor and said analog switch transistor by the thin film transistor of polycrystalline silicon.

[Claim 3] Liquid crystal equipment characterized by considering wiring resistance from each output terminal of the data driver which supplies an input signal to said 2nd wiring to the source field of said analog switch transistor as abbreviation regularity in claim 1 or either of 2.

[Claim 4] Liquid crystal equipment characterized by having connected the signal line of eye watch (2L-1) to the analog switch transistor which arranges said analog switch transistor a moiety every in claim 1 thru/or either of 3 to active-matrix area the top and the bottom where said pixel transistor is arranged, and is arranged at either a top and the bottom, and connecting a 2L position signal line to the analog switch transistor arranged on another side.

[Claim 5] The pixel transistor by which is formed of a thin film transistor and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and M signal lines connected to the source field of said pixel transistor while intersecting this scanning line, While being formed of a thin film transistor, it connects with said M signal lines. M analog switch transistors arranged a moiety every at active-matrix area the top and the bottom where said pixel transistor is arranged are included. The signal line of eye watch (2L-1) is connected to the analog switch transistor arranged at either said active-matrix area top and the bottom. A 2L position signal line is connected to the analog switch transistor arranged on another side. Liquid crystal equipment characterized by mounting at least one scan driver for supplying a signal in the gate electrode of at least one data driver for supplying a signal to the source field of said analog switch transistor, and said pixel transistor the same side of a liquid crystal panel.

[Claim 6] In claim 5 in the side of either the left-hand side of a liquid crystal panel, and right-hand side The 1st data driver, a scan driver, and the 2nd data driver are mounted sequentially from a top. The circuit pattern which connects the analog switch transistor arranged at the active-matrix area bottom, and said 1st data driver, Liquid crystal equipment characterized by forming in the vertical symmetry the circuit pattern which connects the analog switch transistor arranged at the active-matrix area bottom,

and said 2nd data driver.

[Claim 7] The pixel transistor by which is formed of a thin film transistor and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, M analog switch transistors which are connected to said M signal lines, make 1 block m pieces not adjoining, and are divided into n blocks while being formed of a thin film transistor, The 1st n wiring which makes common connection of the m gate electrodes of an analog switch transistor which are contained in the same block and do not adjoin, The 2nd wiring of m which makes common connection of the source field of n analog switch transistors which are contained in a different block and adjoin is included. Liquid crystal equipment characterized by making into less than [5V] the amplitude of the input signal supplied to the source field of said analog switch transistor through said 2nd wiring.

[Claim 8] Liquid crystal equipment characterized by really forming on a glass substrate in claim 7 while forming said pixel transistor and said analog switch transistor by the thin film transistor of polycrystalline silicon.

[Claim 9] Liquid crystal equipment characterized by considering wiring resistance from each output terminal of the data driver which supplies an input signal to said 2nd wiring to the source field of said analog switch transistor as abbreviation regularity in claim 7 or either of 8.

[Claim 10] Liquid crystal equipment characterized by having connected the signal line of eye watch (2L-1) to the analog switch transistor which arranges said analog switch transistor a moiety every in claim 7 thru/or either of 9 to active-matrix area the top and the bottom where said pixel transistor is arranged, and is arranged at either a top and the bottom, and connecting a 2L position signal line to the analog switch transistor arranged on another side.

[Claim 11] The pixel transistor by which is formed of a thin film transistor and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, While being formed of a thin film transistor, it connects with said M signal lines, and M analog switch transistors which make m pieces 1 block and are divided into n blocks are included. Said pixel transistor, Liquid crystal equipment characterized by really forming them on a glass substrate while forming said analog switch transistor and the scan driver circuit for supplying a signal to said scanning line by the thin film transistor of polycrystalline silicon.

[Claim 12] Liquid crystal equipment characterized by forming said scan driver circuit in claim 11 with the shift register of the dynamic mold which consists of the same polar thin film transistor as said pixel transistor and said analog switch transistor, or a static mold.

[Claim 13] The pixel transistor by which is formed of a thin film transistor and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, M analog switch transistors which are connected to said M signal lines while being formed of a thin film transistor, make m pieces 1 block, and are divided into n blocks, The seal section of dual structure in which 2nd at least one enclosure area where it dissociates from the 1st enclosure area, and a gas is enclosed was established is included. the 1st enclosure area where a liquid crystal ingredient is enclosed -- and -- this -- Liquid crystal equipment characterized by forming said analog switch transistor or this analog switch transistor, and its wiring in said 2nd enclosure area.

[Claim 14] Liquid crystal equipment characterized by the thing of the active-matrix area where said pixel transistor is arranged for which said 2nd enclosure area was established in a top and the bottom at least, enclosure opening of a liquid crystal ingredient was prepared in either the right-hand side of active-matrix area, and left-hand side, and said analog switch transistor has been arranged the moiety every in the 2nd enclosure area of an active area top and the bottom in claim 13.

[Claim 15] The pixel transistor by which is formed of a thin film transistor and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, While being formed of a thin film transistor, it connects with said M signal lines. M analog switch transistors which make m pieces 1 block and are divided into n blocks are included. Liquid crystal equipment characterized by covering said analog switch transistor or this analog switch transistor, and its wiring by the insulator layer at least with a dielectric constant lower than a liquid crystal ingredient.

[Claim 16] Liquid crystal equipment characterized by covering said signal line by the insulator layer at least with a dielectric constant lower than a liquid crystal ingredient in claim 15.

[Claim 17] The pixel transistor by which is formed of a thin film transistor and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, While being formed of a thin film transistor, it connects with said M signal lines. It is the drive approach used for the liquid crystal equipment containing M analog switch transistors which make m pieces 1 block and are divided into n blocks. The amplitude of the input signal supplied to the source field of said analog switch transistor is made into less than [5V]. The drive approach characterized by reversing the polarity over said input signal of this counterelectrode potential for every 1 horizontal-scanning period when potential given to the counterelectrode of the pixel electrode to which said pixel transistor is connected is made into counterelectrode potential.

[Claim 18] The drive approach characterized by establishing the period which makes said analog switch transistor turn off in a level blanking period in claim 17.

[Claim 19] The drive approach characterized by establishing the period which is made to turn on said analog switch transistor and gives given potential to a signal line after reversing the polarity of the potential given to said counterelectrode in a level blanking period in claim 17 or either of 18.

[Claim 20] The pixel transistor by which is formed of a thin film transistor and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, While being formed of a thin film transistor, it connects with said M signal lines. It is the drive approach used for the liquid crystal equipment containing M analog switch transistors which make m pieces 1 block and are divided into n blocks. The amplitude of the input signal supplied to the source field of said analog switch transistor is made into less than [5V]. When becoming non-choosing potential after giving the 2nd potential with potential higher than selection potential, non-choosing potential, the 1st potential with potential lower than this non-choosing potential, and this non-choosing potential to the signal given to the scanning line and maintaining this 1st potential during a fixed period from selection potential, The drive approach characterized by changing the case where it becomes non-choosing potential after maintaining this 2nd potential during a fixed period from selection potential, for every scanning line.

[Claim 21] The drive approach characterized by establishing the period which makes said analog switch transistor turn off in a level blanking period in claim 20.

[Claim 22] The drive approach characterized by establishing the period which is made to turn on said analog switch transistor and gives given potential to a signal line in a level blanking period in claim 20 or either of 21 after changing to said the 1st potential or said 2nd potential.

[Claim 23] The pixel transistor by which is formed of a thin film transistor and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, While being formed of a thin film transistor, it connects with said M signal lines. It is the drive approach used for the liquid crystal equipment containing M

analog switch transistors which make m pieces 1 block and are divided into n blocks. Said analog transistor is arranged a moiety every to active-matrix area the top and the bottom where said pixel transistor is arranged. The signal line of eye watch (2L-1) is connected to the analog switch transistor arranged at either this active-matrix area top and the bottom. While making into less than [5V] the amplitude of the input signal which connects a 2L position signal line to the analog switch transistor arranged on another side, and is supplied to the source field of said analog switch transistor. The drive approach characterized by reversing the polarity over this counterelectrode potential of the potential given to the signal line which adjoins when potential given to the counterelectrode of the pixel electrode to which said pixel transistor is connected is made into counterelectrode potential.

[Claim 24] The pixel transistor by which is formed of a thin film transistor and matrix arrangement is carried out at an N line $\times M$ train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M ($= mxn$) book connected to the source field of said pixel transistor while intersecting this scanning line, M analog switch transistors which are connected to said M signal lines, make 1 block m pieces not adjoining, and are divided into n blocks while being formed of a thin film transistor, The 1st n wiring which makes common connection of the m gate electrodes of an analog switch transistor which are contained in the same block and do not adjoin, It is the drive approach used for liquid crystal equipment including the 2nd wiring of m which makes common connection of the source field of n analog switch transistors which are contained in a different block and adjoin. The drive approach characterized by writing the signal with which data list substitute processing of a video signal was performed using the Rhine memory, and rearrangement processing was performed in a signal line through said m analog switch transistors which the 2nd does not wire and adjoin.

[Claim 25] The pixel transistor by which is formed of a thin film transistor and matrix arrangement is carried out at an N line $\times M$ train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M ($= mxn$) book connected to the source field of said pixel transistor while intersecting this scanning line, While being formed of a thin film transistor, it connects with said M signal lines. It is the drive approach used for the liquid crystal equipment containing M analog switch transistors which make m pieces 1 block and are divided into n blocks. The drive approach characterized by supplying the input signal which performed amendment which changes with the size of the potential of the input signal supplied to the source field of an analog switch transistor, and which runs and compensates an electrical potential difference to the source field of this analog switch transistor.

[Claim 26] The pixel transistor by which is formed of a thin film transistor and matrix arrangement is carried out at an N line $\times M$ train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M ($= mxn$) book connected to the source field of said pixel transistor while intersecting this scanning line, M analog switch transistors which are connected to said M signal lines, make 1 block m pieces not adjoining, and are divided into n blocks while being formed of a thin film transistor, The 1st n wiring which makes common connection of the m gate electrodes of an analog switch transistor which are contained in the same block and do not adjoin, The 2nd m wiring which makes common connection of the source field of n analog switch transistors which are contained in a different block and adjoin, The digital signal which carried out A/D conversion of the digital signal from this picture signal generator or the analog signal from this picture signal generator is inputted. A processing means to perform processing to which data list substitute processing of this digital signal or this rearrangement processing, and a data transfer frequency are reduced, The display system which carries out D/A conversion of the signal from this processing means, and is characterized by including the data driver which supplies this signal to said analog switch transistor.

[Claim 27] The pixel transistor by which is formed of a thin film transistor and matrix arrangement is carried out at an N line $\times M$ train, The scanning line of N book connected to the gate electrode of said pixel transistor, and M signal lines connected to the source field of said pixel transistor while intersecting this scanning line, To active-matrix area the top and the bottom where it connects with

said M signal lines in while being formed of a thin film transistor, and said pixel transistor is arranged, a moiety every M analog switch transistors arranged, The 1st data driver connected to an upper analog switch transistor, The 2nd data driver connected to a lower analog switch transistor, A processing means to perform processing to which the data transfer frequency of the signal given to the 1st and 2nd data driver is reduced is included. this -- The signal line of eye watch (2L-1) is connected to the analog switch transistor arranged at either said active-matrix area top and the bottom. The display system characterized by connecting a 2L position signal line to the analog switch transistor arranged on another side, and said processing means making said data transfer frequency 1/2.

[Translation done.]

*** NOTICES ***

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1.This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to liquid crystal equipment, its drive approach, and a display system.

[0002]

[Background Art and Problem(s) to be Solved by the Invention] There is the conventional technique shown in JP,6-5478,B and JP,6-68673,B as an example of the liquid crystal equipment of the active-matrix mold using a thin film transistor (it calls Following TFT). With this conventional technique, the n-block analog switch which made m pieces 1 block is connected to M signal lines to which Pixel TFT is connected. And turning on and off of an analog switch tends to be controlled by the given control signal, and it is going to set to 1/n the number of terminals of the signal line pulled out from a liquid crystal panel. Simplification of mounting and reduction-ization of cost are attained by reducing the number of terminals.

[0003] However, there were the following technical problems in the above-mentioned conventional technique.

[0004] When the above-mentioned analog switch was formed in the 1st by TFT like Pixel TFT, there was a problem that reservation of the dependability of this analog switch (it is called an analog switch TFT below) was difficult. That is, in order various capacity, such as liquid crystal capacity, retention volume, and capacity of the diffusion field of Pixel TFT, is parasitic on the signal line of liquid crystal equipment and to carry out the charge and discharge of such capacity to it, many currents flow to a signal line. With the configuration which forms especially the n-block analog switch TFT, the time amount which the charge and discharge of the above-mentioned various capacity are allowed is short, and in order to have to carry out charge and discharge to given potential for a short time, the current which flows to an analog switch TFT increases further. If it continues at a long period of time and many currents flow to TFT, the threshold electrical potential difference of TFT will shift and a display property will deteriorate.

[0005] Problems, like in the 2nd, if an analog switch TFT intervenes between a data driver and a signal line, by the on resistance which this analog switch TFT has, and parasitism wiring resistance produced by having formed the analog switch TFT, the applied voltage to a pixel falls or applied voltage varies between pixels arose. The fall of applied voltage and variation degrade display quality, or become the factor which makes a design difficult.

[0006] When an analog switch TFT was formed in the 3rd as mentioned above, the technical problem how a data driver and a scan driver were mounted efficiently also occurred.

[0007] The place which this invention is made in view of the above technical problems, and is made into the purpose is excellent in a display property, and is to offer reliable liquid crystal equipment, its drive approach, and a display system.

[0008]

[Means for Solving the Problem] The liquid crystal equipment applied to this invention in order to solve the above-mentioned technical problem The pixel transistor by which is formed of a thin film transistor and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, M analog switch transistors which are connected to said M signal lines, make m adjoining pieces 1 block, and are divided into n blocks while being formed of a thin film transistor, The 1st n wiring which makes common connection of the m gate electrodes of an analog switch transistor which are contained in the same block and adjoin, The 2nd wiring of m which makes common connection of the source field of n analog switch transistors which are contained in a different block and do not adjoin is included. It is characterized by making into less than [5V] the amplitude of the input signal supplied to the source field of said analog switch transistor through said 2nd wiring.

[0009] According to this invention, by using the analog switch transistor divided into n blocks, the number of a data driver and the number of terminals can be lessened, and equipment can be miniaturized. And by making the amplitude of the input signal of an analog switch transistor into less than [5V], rationalization of the shift amount of the threshold electrical potential difference of an analog switch transistor can be attained, and dependability can be improved.

[0010] Moreover, this invention is characterized by really forming them on a glass substrate, while forming said pixel transistor and said analog switch transistor by the thin film transistor of polycrystalline silicon. According to this invention, by using TFT of polycrystalline silicon, on resistance of an analog switch transistor can be made low, and one formation-ization of a pixel transistor and an analog switch transistor is attained practically.

[0011] Moreover, this invention is characterized by considering wiring resistance from each output terminal of the data driver which supplies an input signal to said 2nd wiring to the source field of said analog switch transistor as abbreviation regularity. If it does in this way, generating of line nonuniformity and brightness nonuniformity can be prevented effectively.

[0012] Moreover, this invention is characterized by having connected the signal line of eye watch (2L-1) to the analog switch transistor which arranges said analog switch transistor a moiety every to active-matrix area the top and the bottom where said pixel transistor is arranged, and is arranged at either a top and the bottom, and connecting a 2L position signal line to the analog switch transistor arranged on another side. Thus, implementation of a signal-line reversal drive and a dot reversal drive becomes easy by considering as the Cush gear-tooth wiring, and the clock frequency of a data driver can be reduced. And according to the configuration of this invention, problems, such as enlargement of the dimension of the equipment at the time of considering as the Cush gear-tooth wiring and complication of circuit board wiring, are also solvable.

[0013] Moreover, the pixel transistor by which this invention is formed of a thin film transistor, and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and M signal lines connected to the source field of said pixel

transistor while intersecting this scanning line, While being formed of a thin film transistor, it connects with said M signal lines. M analog switch transistors arranged a moiety every at active-matrix area the top and the bottom where said pixel transistor is arranged are included. The signal line of eye watch (2L-1) is connected to the analog switch transistor arranged at either said active-matrix area top and the bottom. A 2L position signal line is connected to the analog switch transistor arranged on another side. It is characterized by mounting at least one scan driver for supplying a signal in the gate electrode of at least one data driver for supplying a signal to the source field of said analog switch transistor, and said pixel transistor the same side of a liquid crystal panel.

[0014] According to this invention, by using the analog switch transistor divided into n blocks, the number of a data driver and the number of terminals can be reduced, and a data driver and a scan driver can be mounted the same side of a liquid crystal panel. Thereby, the miniaturization of the dimension of equipment, reduction of a noise, simplification of circuit board wiring, etc. are attained.

[0015] Moreover, this invention mounts the 1st data driver, a scan driver, and the 2nd data driver in the side of either the left-hand side of a liquid crystal panel, and right-hand side sequentially from a top, and is characterized by forming in the vertical symmetry the circuit pattern which connects the circuit pattern which connects the analog switch transistor arranged at the active-matrix area bottom, and said 1st data driver, and the analog switch transistor arranged at the active-matrix area bottom and said 2nd data driver. Thus, by making a circuit pattern into the vertical symmetry, while creation of a layout pattern becomes easy, improvement in a display property can also be aimed at.

[0016] Moreover, the pixel transistor by which this invention is formed of a thin film transistor, and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, M analog switch transistors which are connected to said M signal lines, make 1 block m pieces not adjoining, and are divided into n blocks while being formed of a thin film transistor, The 1st n wiring which makes common connection of the m gate electrodes of an analog switch transistor which are contained in the same block and do not adjoin, It is characterized by making into less than [5V] the amplitude of the input signal which supplies the source field of n analog switch transistors which are contained in a different block and adjoin to the source field of said analog switch transistor through said 2nd wiring including the 2nd wiring of m which makes common connection.

[0017] According to this invention, by making the amplitude of the input signal of an analog switch transistor into less than [5V], rationalization of the shift amount of the threshold electrical potential difference of an analog switch transistor can be attained, and dependability can be improved. Moreover, generating of the stripes in the boundary of the field of the active-matrix area corresponding to each block etc. can be prevented.

[0018] Moreover, the pixel transistor by which this invention is formed of a thin film transistor, and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, While being formed of a thin film transistor, it connects with said M signal lines, and M analog switch transistors which make m pieces 1 block and are divided into n blocks are included. Said pixel transistor, It is characterized by really forming them on a glass substrate, while forming said analog switch transistor and the scan driver circuit for supplying a signal to said scanning line by the thin film transistor of polycrystalline silicon.

[0019] Polycrystalline silicon TFT has high mobility and is the optimal as what forms an analog switch transistor. And if the polycrystalline silicon TFT which has low on resistance which is required of an analog switch transistor is used, formation of a scan driver circuit will also become easy.

[0020] Moreover, this invention is characterized by forming said scan driver circuit with the shift register of the dynamic mold which consists of the same polar thin film transistor as said pixel transistor and said analog switch transistor, or a static mold. Since only the same polar TFT is used and liquid crystal

equipment can be formed if it does in this way, simplification of a manufacture process and contraction-ization of a circuit scale can be attained.

[0021] Moreover, the pixel transistor by which this invention is formed of a thin film transistor, and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, M analog switch transistors which are connected to said M signal lines while being formed of a thin film transistor, make m pieces 1 block, and are divided into n blocks, The seal section of dual structure in which 2nd at least one enclosure area where it dissociates from the 1st enclosure area, and a gas is enclosed was established is included. the 1st enclosure area where a liquid crystal ingredient is enclosed.-- and -- this -- It is characterized by forming said analog switch transistor or this analog switch transistor, and its wiring in said 2nd enclosure area.

[0022] According to this invention, since an analog switch transistor etc. can be sealed with a gas, damp-proof improvement, improvement in dependability, and mitigation-ization of parasitic capacitance can be attained. Moreover, the gas to the 2nd enclosure area can also be performed simply, and has the advantage that there is also little addition of a new process.

[0023] Moreover, said 2nd enclosure area is established in a top and the bottom at least, enclosure opening of a liquid crystal ingredient is prepared in either the right-hand side of active-matrix area, and left-hand side, and this invention is characterized by the thing of the active-matrix area where said pixel transistor is arranged for which said analog switch transistor has been arranged the moiety every in the 2nd enclosure area of an active area top and the bottom. If it does in this way, even when the Cush gear-tooth wiring is performed, enclosure of an analog switch transistor will be attained. Moreover, since active-matrix area is prepared up and down, enclosure of liquid crystal of the 2nd enclosure area is attained from right-hand side or left-hand side. At this time, it is desirable to mount a data driver, a scan driver, etc. in the direction which does not have enclosure opening.

[0024] Moreover, the pixel transistor by which this invention is formed of a thin film transistor, and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, While being formed of a thin film transistor, it connects with said M signal lines. It is characterized by covering said analog switch transistor or this analog switch transistor, and its wiring by the insulator layer at least with a dielectric constant lower than a liquid crystal ingredient including M analog switch transistors which make m pieces 1 block and are divided into n blocks.

[0025] By covering an analog switch transistor and wiring by the insulator layer, protection of an analog switch transistor and improvement in dependability can be aimed at. And by using an insulator layer with a dielectric constant smaller than liquid crystal, parasitic capacitance can be made small and improvement in a display property can be aimed at.

[0026] Moreover, this invention is characterized by covering said signal line by the insulator layer at least with a dielectric constant lower than a liquid crystal ingredient. If it does in this way, parasitic capacitance of a signal line can be made small and a display property can be improved further.

[0027] Moreover, the pixel transistor by which this invention is formed of a thin film transistor, and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, While being formed of a thin film transistor, it connects with said M signal lines. It is the drive approach used for the liquid crystal equipment containing M analog switch transistors which make m pieces 1 block and are divided into n blocks. The amplitude of the input signal supplied to the source field of said analog switch transistor is made into less than [5V]. The drive approach characterized by reversing the polarity over said input signal of this counterelectrode potential for every 1 horizontal-scanning period when potential given to

the counterelectrode of the pixel electrode to which said pixel transistor is connected is made into counterelectrode potential.

[0028] Thus, dependability can be secured, without being able to apply [as opposed to / as for less than / 5V / liquid crystal] the applied voltage of sufficient magnitude for the input signal of an analog switch transistor, and degrading a display property by performing a 1H common swing reversal drive. Moreover, a data driver can be formed in the process of low pressure-proofing, and low cost-ization can be attained.

[0029] Moreover, the pixel transistor by which this invention is formed of a thin film transistor, and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, While being formed of a thin film transistor, it connects with said M signal lines. It is the drive approach used for the liquid crystal equipment containing M analog switch transistors which make m pieces 1 block and are divided into n blocks. The amplitude of the input signal supplied to the source field of said analog switch transistor is made into less than [5V]. When becoming non-choosing potential after giving the 2nd potential with potential higher than selection potential, non-choosing potential, the 1st potential with potential lower than this non-choosing potential, and this non-choosing potential to the signal given to the scanning line and maintaining this 1st potential during a fixed period from selection potential, After maintaining this 2nd potential during a fixed period from selection potential, it is characterized by changing the case where it becomes non-choosing potential, for every scanning line.

[0030] Thus, while being able to apply [as opposed to / as for less than / 5V / liquid crystal] the applied voltage of sufficient magnitude for the input signal of an analog switch transistor by performing a 1H4 value gate reversal drive, low cost-ization of a data driver can be attained. Furthermore, since it is not necessary to reverse the polarity of the potential of a counterelectrode, power consumption can be reduced.

[0031] Moreover, this invention is characterized by establishing the period which makes said analog switch transistor turn off in a level blanking period. If it does in this way, it will become possible to change an opposite electrical potential difference and the potential of the scanning line between "off" periods.

[0032] Moreover, in a level blanking period, after reversing the polarity of the potential given to said counterelectrode, or after this invention changes to said the 1st potential or said 2nd potential, it is characterized by establishing the period which is made to turn on said analog switch transistor and gives given potential to a signal line. If it does in this way, the data which remain in a signal line can be reset and a cross talk can be prevented.

[0033] Moreover, the pixel transistor by which this invention is formed of a thin film transistor, and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, While being formed of a thin film transistor, it connects with said M signal lines. It is the drive approach used for the liquid crystal equipment containing M analog switch transistors which make m pieces 1 block and are divided into n blocks. Said analog transistor is arranged a moiety every to active-matrix area the top and the bottom where said pixel transistor is arranged. The signal line of eye watch (2L-1) is connected to the analog switch transistor arranged at either this active-matrix area top and the bottom. While making into less than [5V] the amplitude of the input signal which connects a 2L position signal line to the analog switch transistor arranged on another side, and is supplied to the source field of said analog switch transistor It is characterized by reversing the polarity over this counterelectrode potential of the potential given to the signal line which adjoins when potential given to the counterelectrode of the pixel electrode to which said pixel transistor is connected is made into counterelectrode potential.

[0034] Thus, while the amplitude of the input signal of an analog switch transistor is made to less than

[5V] and being able to rationalize the shift amount of a threshold electrical potential difference by performing a signal-line reversal drive while making it the Cush gear-tooth wiring, it can prevent that DC electrical potential difference is impressed to liquid crystal.

[0035] Moreover, the pixel transistor by which this invention is formed of a thin film transistor, and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, M analog switch transistors which are connected to said M signal lines, make 1 block m pieces not adjoining, and are divided into n blocks while being formed of a thin film transistor, The 1st n wiring which makes common connection of the m gate electrodes of an analog switch transistor which are contained in the same block and do not adjoin, It is the drive approach used for liquid crystal equipment including the 2nd wiring of m which makes common connection of the source field of n analog switch transistors which are contained in a different block and adjoin. Data list substitute processing of a video signal is performed using the Rhine memory, and it is characterized by writing the signal with which rearrangement processing was performed in a signal line through said m analog switch transistors which the 2nd does not wire and adjoin.

[0036] According to this invention, in the liquid crystal equipment of the configuration using the analog switch transistor which makes 1 block m pieces not adjoining and is divided into n blocks, data can be written in a signal line proper.

[0037] Moreover, the pixel transistor by which this invention is formed of a thin film transistor, and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, While being formed of a thin film transistor, it connects with said M signal lines. It is the drive approach used for the liquid crystal equipment containing M analog switch transistors which make m pieces 1 block and are divided into n blocks. It is characterized by supplying the input signal which performed amendment which changes with the size of the potential of the input signal supplied to the source field of an analog switch transistor, and which runs and compensates an electrical potential difference to the source field of this analog switch transistor.

[0038] Since the input signal which performed amendment which runs and compensates an electrical potential difference is supplied to an analog switch transistor according to this invention, while being able to prevent impression of DC electrical potential difference to liquid crystal, a proper gradation display is maintainable.

[0039] Moreover, the pixel transistor by which the display system concerning this invention is formed of a thin film transistor, and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and the signal line of M (= mxn) book connected to the source field of said pixel transistor while intersecting this scanning line, M analog switch transistors which are connected to said M signal lines, make 1 block m pieces not adjoining, and are divided into n blocks while being formed of a thin film transistor, The 1st n wiring which makes common connection of the m gate electrodes of an analog switch transistor which are contained in the same block and do not adjoin, The 2nd m wiring which makes common connection of the source field of n analog switch transistors which are contained in a different block and adjoin, The digital signal which carried out A/D conversion of the digital signal from this picture signal generator or the analog signal from this picture signal generator is inputted. D/A conversion of the signal from a processing means to perform processing to which data list substitute processing of this digital signal or this rearrangement processing, and a data transfer frequency are reduced, and this processing means is carried out, and it is characterized by including the data driver which supplies this signal to said analog switch transistor.

[0040] According to this invention, when using the analog switch transistor which makes 1 block m pieces not adjoining and is divided into n blocks, data can be written in a signal line proper. Moreover, by reducing a data transfer frequency, low-speed-izing of a data driver and low cost-ization can be

attained.

[0041] Moreover, the pixel transistor by which this invention is formed of a thin film transistor, and matrix arrangement is carried out at an N line xM train, The scanning line of N book connected to the gate electrode of said pixel transistor, and M signal lines connected to the source field of said pixel transistor while intersecting this scanning line, To active-matrix area the top and the bottom where it connects with said M signal lines in while being formed of a thin film transistor, and said pixel transistor is arranged, a moiety every M analog switch transistors arranged, The 1st data driver connected to an upper analog switch transistor, The 2nd data driver connected to a lower analog switch transistor, A processing means to perform processing to which the data transfer frequency of the signal given to the 1st and 2nd data driver is reduced is included. this -- The signal line of eye watch (2L-1) is connected to the analog switch transistor arranged at either said active-matrix area top and the bottom. A 2L position signal line is connected to the analog switch transistor arranged on another side, and it is characterized by said processing means making said data transfer frequency 1/2.

[0042] According to this invention, while being able to carry out [low speed]-izing of the 1st and 2nd data driver, it also becomes possible to form the 1st and 2nd data driver the same side of a liquid crystal panel with a scan driver.

[0043]

[Embodiment of the Invention] Hereafter, the gestalt of operation of this invention is explained using a drawing.

[0044] (Example 1) The configuration of an example 1 is shown in drawing 1 . A pixel TFT8 is arranged at an N line xM train, and the scanning line of N book connected to the gate electrode of these pixels TFT and the signal line of M (mxn) book connected to a source field are formed in the active-matrix area 10. An analog switch TFT (20-11-20-nm) is connected to these M signal lines. an analog switch TFT makes m adjoining pieces 1 block, and divides them into n blocks -- having -- **** -- an analog switch TFT (20-11, 20-12 to 20 to 1 m) -- the 1st block, and (20-21, 20-22 to 20 to 2 m) -- the 2nd block ... (20-n1, 20-n2-20-nm) becomes the n-th block. And common connection of the gate electrode of the analog switch TFT (20-11, 20-12 to 20 to 1 m) which is contained in the same block and adjoins is made with the 1st wiring 22-1. It is an analog switch TFT (20-21, 20-22 to 20 to 2 m) similarly... (20-n1, 20-n2-20-nm) A gate electrode is the 2nd wiring 22-2... Common connection is made by 22-n.

[0045] Moreover, common connection of the source field of the analog switch TFT (20-11, 20-21-20-n1) which is contained in a different block and does not adjoin is made with the 2nd wiring 24-1. It is an analog switch TFT (20-12, 20-22-20-n2) similarly... (20 to 1 m, 20-2m-20-nm) A source field is the 2nd wiring 24-2... Common connection is made by 24-m.

[0046] Thus, it can divide an analog switch TFT at a time into m blocks [n], and the number of terminals of a signal line can be set to 1/n by controlling turning on and off of an analog switch TFT by the control signal added to the 1st wiring. That is, when there is no analog switch TFT, the number of terminals of the signal line whose M existed is made to m (=M/n) book. And it will connect with the 2nd wiring 24-1 of m - 24-m, and a data driver can lessen the number of a data driver, and the number of terminals, and can attain miniaturization of equipment, and low cost-ization.

[0047] The 1st description of this example is that it made less than [5V] the amplitude of the input signal supplied to the source field of analog switch TFT20-11-20-nm through the 2nd wiring 24-1 - 24-m. By doing in this way, the shift amount of the threshold electrical potential difference of an analog switch TFT can be reduced, and reservation of dependability and improvement in display quality can be aimed at.

[0048] The measurement result about the relation between the threshold electrical-potential-difference shift amount of an analog switch TFT and the operating time is shown in drawing 2 . It is referred to as $V_g=20V$, and load-carrying capacity C may be about $C=10pF$ so that it may become the same as the load-carrying capacity in a standard liquid crystal panel. Moreover, clock frequency f is set to 320KHZ(s). In this example, since the analog switch TFT divided into n blocks is formed and the number (or the

number of terminals) of a data driver is reduced (for example, it reduces to $1/n$), the time amount which the charge and discharge of a pixel electrode are allowed is shorter than usual. For this reason, the above-mentioned clock frequency f is made high. The threshold shift property at the time of adding the square wave signal of 10V amplitude ($V_d=10V$) equivalent to the input signal supplied to an analog switch TFT becomes like G, and when the square wave signal of 5V amplitude ($V_d=5V$) is added, it becomes like H. In the case of $V_d=10V$, a threshold electrical potential difference will shift 1V in about 200 hours. On the other hand, when the amplitude of the input signal applied to the source field of an analog switch TFT is set to 5V, in the case of $V_d=5V$, the shift amount of a threshold electrical potential difference can be maintained till about 10000 hours less than [1V].

[0049] If the shift amount of a threshold electrical potential difference becomes larger than 1V, the amounts of writing of the data to a pixel electrode will run short (the potential of a pixel electrode becomes impossible to desired potential), and the problem of a contrast ratio falling will arise. If a threshold electrical potential difference carries out 1V grade shift especially at a minus side when the threshold electrical potential difference of an analog switch TFT is about 1V, an analog switch TFT becomes a depletion mode, even if an analog switch TFT is an OFF state, a current will leak, and this will lead to degradation of a display property.

[0050] In order to make dependability of liquid crystal equipment into sufficient thing, it is necessary to keep the shift amount of a threshold electrical potential difference at less than [1V] till about at least 1000 hours, and it is desirable that it is less than [1V] till about thousands of hours. In the case of $V_d=10V$, in order for a shift amount to become larger than 1V in about 200 hours as shown in drawing 2, and to carry out 2V extent shift in 1000 hours, there is a problem on dependability reservation very much. At this example, electric-field concentration in the edge of a source field can be eased by making the amplitude of the input signal of an analog switch TFT into less than [5V]. The shift amount of a threshold electrical potential difference can be kept at less than [1V] by this till about 10000 hours, and dependability is securable, maintaining sufficient margin. Furthermore, by making the amplitude of an input signal into less than [5V], an analog switch TFT runs, it can decrease and DC applied voltage to liquid crystal can also make low the difference (it explains to a detail later) of an electrical potential difference.

[0051] In addition, in drawing 2, in order to perform the comparison with the case of $V_d=10V$ proper, also in the case of $V_d=5V$, it is measuring as $V_g=20V$. However, when it is $V_d=5V$ (the amplitude of an input signal is 5V), even if it is $V_g=15V$, the same write-in engine performance as the case of $V_g=20V$ is securable by $V_d=10V$. And in that case, rather than what is shown in H of drawing 2, the shift amount of a threshold electrical potential difference decreases further, and its dependability improves. Moreover, it is desirable to make dependability into less than [$V_d=3V$], in order to improve further. In addition, to I of drawing 2, it writes together by $V_d=5V$ for reference of the measurement result in clock frequency 32KH.

[0052] The 2nd description of this example is that it really forms them on a glass substrate while forming Pixel TFT and an analog switch TFT with polycrystal (Pori) silicon. An input signal is applied to an analog switch TFT, and since a display property will deteriorate if the charge and discharge to a pixel electrode are not completed within a given period, it is necessary to reduce the on resistance of an analog switch TFT. When especially the analog switch TFT is divided into n blocks and the number of a data driver is being reduced, the demand to reduction-izing of on resistance will become still severer. However, even if it could use it for Pixel TFT, it was impossible [amorphous substance (amorphous) silicon TFT had very low mobility, and] practically from the problem of the above-mentioned on resistance to have used it for an analog switch TFT. In this example, mobility forms Pixel TFT and the analog switch TFT by very high polycrystal polish recon compared with an amorphous thing. Thereby, one formation-ization of a up to [the glass substrate of Pixel TFT and an analog switch TFT] is enabled practically. By really forming Pixel TFT and an analog switch TFT on a glass substrate, the dimension of liquid crystal equipment can be miniaturized and low cost-ization of equipment is attained.

[0053] Next, the manufacture approach in the case of really forming Pixel TFT and an analog switch TFT and device structure are explained using drawing 3. After making the substrate insulator layer 32 for preventing diffusion of the impurity from a glass substrate deposit on a glass substrate 30 first, the polycrystalline silicon thin film 34 is made to deposit. It is necessary for the increment in electric field effect mobility to raise the crystallinity of this polycrystalline silicon thin film 34. Then, using laser annealing, a solid phase grown method, etc., a polycrystalline silicon thin film is recrystallized or what crystallized and polycrystalline-silicon-ized the amorphous silicon thin film is used. After carrying out patterning of this polycrystalline silicon film 34 to the shape of an island, gate dielectric film 36 is made to deposit.

[0054] Next, the gate electrode (metal) 38 is formed and impurities, such as phosphorus ion, are doped on the whole surface after that. Next, if form an interlayer insulation film (SiO_2) 40, a signal line etc. is formed with the metal thin film (aluminum) 42, a pixel electrode is formed by the transparence electric conduction film (ITO) 44 and a passivation membrane 46 is formed, the substrate which really formed Pixel TFT and the analog switch TFT will be completed. The opposite substrate which performed orientation processing to this substrate and performed orientation processing similarly is made to counter through the gap of several micrometers, and if liquid crystal is enclosed, liquid crystal equipment will be completed.

[0055] The 3rd description of this example is to have carried out wiring resistance from each output terminal of a data driver to the source field of an analog switch TFT to abbreviation regularity. The example of a layout pattern of this example is shown in drawing 4. In drawing 4, wiring resistance from the output terminal 50-1 of a data driver, 50-2, and 50-3 grade to an analog switch TFT 20-11, 20-12, and 20-13 grade is carried out to abbreviation regularity. As shown in drawing 5 (A), specifically, the size of the leader line 52-1 to the 2nd wiring from an analog switch TFT, 52-2, and 52-3 is changed. That is, a long leader line is made thick, a short leader line is made thin, and, thereby, resistance of this leader line is fixed mutually. In forming TFT in a low-temperature process, since these outgoing lines have high possibility of being formed with the high metals (chromium, tantalum, etc.) of resistance compared with aluminum, the size of resistance of this leader line poses a big problem. Moreover, in the part shown in D of drawing 4, as shown in drawing 5 (B), the size of the parts of E, F, G, and H is changed. That is, by the layout pattern of drawing 4, since it becomes that from which the wiring pitch of the part shown in the wiring pitch (pitch of the output terminal of a data driver) of the part shown in I of drawing 5 (B) and J differs, the wire length L2 of the part of H becomes long compared with the wire length L1 of the part of E. Then, wiring of the part of H is made thicker than the part of E, and resistance in this part is fixed.

[0056] The size of the resistance which is parasitic on the path from the output terminal of a data driver to a pixel electrode has big effect on a display property. It is because there is a possibility that the charge and discharge of the pixel electrode within a given period may stop completing when this resistance is high. In order to use the analog switch TFT of which the on resistance of an analog switch TFT especially joined resistance of the path from the output terminal of a data driver to a pixel electrode by this example, and n division was done, the write-in time amount to the pixel electrode permitted is short. Therefore, the design condition over resistance of this path will become very severe. In this example, various devices as shown in drawing 5 (A) and (B) are given, and resistance from the output terminal of a data driver to the source field of an analog switch TFT is carried out to abbreviation regularity. Degradation of the display property which originates in existence of an analog switch TFT by this can be suppressed to the minimum. In addition, with the liquid crystal equipment of a configuration of not forming the conventional analog switch TFT, a signal line is pulled out as it is by the active-matrix area 10 bottom of drawing 4, and the output terminal of a data driver is equally arranged by the active-matrix area 10 bottom. For this reason, the difference of the wiring resistance from each of the output terminal of a data driver to active-matrix area had not become a big problem.

[0057] The 4th description of this example is in the point of having connected the even-numbered signal line to the lower analog switch TFT while it arranges an analog switch TFT a moiety every to active-

matrix area 10 a top and the bottom and connects the odd-numbered signal line to the upper analog switch TFT, as shown in drawing 4 (such wiring is hereafter called the Cush gear-tooth wiring). By making it the Cush gear-tooth wiring, clock frequency of a data driver is made in half. Moreover, a signal-line reversal drive and a dot reversal drive are easily realizable by reversing mutually the polarity of the output of an upper data driver and a lower data driver. However, with the conventional configuration which does not form an analog switch TFT, in order to realize the Cush gear-tooth wiring, the active-matrix area 10 must arrange a data driver up and down (refer to drawing 6 mentioned later (B)), and this causes problems, such as enlargement of the dimension of liquid crystal equipment, and complication of circuit board wiring. According to this example, the number of a data driver can be reduced by forming the n-block analog switch TFT. Therefore, even if it performs the Cush gear-tooth wiring, the dimension of liquid crystal equipment can be miniaturized and circuit board wiring can be simplified.

(Example 2) An example 2 is an example about mounting of a data driver (IC) and a scan driver (IC), and shows the configuration to drawing 6 (A). The part shown in drawing 6 (A) by the dotted line is the active-matrix area (display screen) 60. A liquid crystal ingredient is ****(ed) between the CF (color filter) substrate 62 and the TFT substrate 64. In the field 66, an analog switch TFT and its wiring are arranged. The data driver 70 is mounted using the TAB tape 68. The same is said of the data driver 72 and the scan driver 74. On the circuit board 76, wiring for supplying a signal to the data drivers 70 and 72 and the scan driver 74, a capacitor, etc. are formed. Moreover, the control circuit for controlling a data driver and a scan driver depending on the case is also prepared.

[0058] The 1st description of this example is considered as the Cush gear-tooth wiring as shown in drawing 4 while it arranges an analog switch TFT a moiety every to active-matrix area 60 a top and the bottom, and it is in the point of mounting a data driver and a scan driver the same side of the liquid crystal panel which consists of the CF substrate 62 and the TFT substrate 64.

[0059] The example of mounting at the time of performing the Cush gear-tooth wiring in the liquid crystal equipment with which the analog switch TFT is not formed in drawing 6 (B) for the comparison is shown. If such liquid crystal equipment performs the Cush gear-tooth wiring, it will be necessary to mount the data drivers 70 and 72 in active-matrix area (display screen) 60 a top and the bottom, and, for this reason, the dimension L4 of liquid crystal equipment will become large.

[0060] Moreover, in this example of a comparison, since the analog switch TFT divided into n blocks is not formed, the number of a data driver cannot be reduced but two or more data drivers are mounted in liquid crystal panel a top and the bottom. For this reason, wiring of the circuit board is complicated very much. Moreover, a data driver leaks to the exterior of liquid crystal equipment, a bad influence is done or the noise (electromagnetic radiation) from this data driver exerts it on the display property of liquid crystal equipment at a bad influence in order to operate on a usually very high frequency. And it is not easy to shield this noise and to take the effective measures against EMI, since the area which the data driver which serves as a noise source with the configuration of drawing 6 (B) in which two or more data drivers of a liquid crystal panel up and down are mounted occupies becomes large.

[0061] On the other hand, with the configuration of this example shown in drawing 6 (A), it is mounted the same side, and since [of a liquid crystal panel] the data driver is not mounted up and down, a data driver and a scan driver can make a dimension L3 small compared with L4, and can offer the optimal liquid crystal equipment for a portable electronic device etc. Moreover, since there is little number of a data driver and a data driver is formed the same side as a scan driver, wiring of the circuit board can be simplified very much. Furthermore, since the area which the data driver used as a noise source occupies is small, it becomes easy to shield the noise from a data driver and to take the measures against EMI, and it can prevent effectively that the bad influence of a noise leaks outside etc.

[0062] The data driver 70, the scan driver 74, and the data driver 72 are mounted in left part sequentially from a top, and the 2nd description of this example is that it forms in the vertical symmetry the circuit pattern which connects the circuit pattern which connects an upper analog switch TFT and

the upper data driver 70, the lower analog switch TFT, and the data driver 74 of a liquid crystal panel. If drawing 4 is taken for an example, the circuit pattern shown in P and the circuit pattern shown in Q are formed in the vertical symmetry. Therefore, in order for what is necessary to be to create upper circuit pattern P first, to change this into the vertical symmetry, and just to form lower circuit pattern Q, in case a layout pattern is created, creation of a layout pattern becomes easy. Moreover, since it becomes symmetrical also fluctuating the circuit pattern of the circuit board 76 of drawing 6 (B), a design becomes easy. Furthermore, wiring resistance from the upper data driver to the upper analog switch TFT and wiring resistance from the lower data driver to the lower analog switch TFT can be made the same by forming circuit patterns P and Q in the vertical symmetry. The drive conditions in the pixel electrode connected to the analog switch TFT of a top and the bottom by this can be mutually made the same, and improvement in a display property can be aimed at. Moreover, the thing of the same circuitry can be used as a data driver of a top and the bottom, and a design becomes easy. Furthermore, in this example, by considering as the Cush gear-tooth wiring, a signal-line reversal (source line reversal) drive, a dot reversal drive, etc. can be performed easily, and can improve a display property further.

[0063] Thus, at this example, the analog switch TFT was formed, it was made the Cush gear-tooth wiring, and various characteristic effectiveness has been acquired with devising the mounting position of a data driver etc. In addition, in drawing 6 (A), although it mounts the data driver at a time in one upper and lower sides of left part, you may mount at a time in two or more upper and lower sides of left part. (Example 3) The configuration of an example 3 is shown in drawing 7. in the example 3, an analog switch TFT makes 1 block m pieces which do not adjoin unlike an example 1, and divides them into n blocks -- having -- **** -- an analog switch TFT (20-11, 20-21-20-m1) -- the 1st block, and (20-12, 20-22-20-m2) -- the 2nd block ... (20 to 1 n, 20-2n-20-mn) becomes the n-th block. And common connection of the gate electrode of the analog switch TFT (20-11, 20-21-20-m1) which is contained in the same block and does not adjoin is made with the 1st wiring 22-1. It is an analog switch TFT (20-12, 20-22-20-m2) similarly... (20 to 1 n, 20-2n-20-mn) A gate electrode is the 2nd wiring 22-2... Common connection is made by 22-n. Moreover, common connection of the source field of the analog switch TFT (20-11, 20-12 to 20 to 1 n) which is contained in a different block and adjoins is made with the 2nd wiring 24-1. It is an analog switch TFT (20-21, 20-22 to 20 to 2 n) similarly... (20-m1, 20-m2-20-mn) A source field is the 2nd wiring 24-2... Common connection is made at 24-m. Thus, with constituting, the number of a data driver and the number of terminals can be lessened, and miniaturization of equipment and low cost-ization are attained.

[0064] And the 1st description of this example is that it makes less than [5V] the amplitude of the input signal supplied to the source field of an analog switch TFT through the 2nd wiring 24-1 - 24-m like drawing 2 of an example 1. The shift amount of the threshold electrical potential difference of an analog switch TFT can be reduced by this, and reservation of dependability and improvement in display quality can be aimed at.

[0065] Moreover, the 2nd description of this example is that it really forms them on a glass substrate while forming Pixel TFT and an analog switch TFT with polycrystalline silicon. The dimension of liquid crystal equipment can be miniaturized by this, and low cost-ization of equipment is attained. The manufacture approach in this case and a device configuration are as already being shown in drawing 3.

[0066] Moreover, the 3rd description of this example is to have carried out wiring resistance from each output terminal of a data driver to the source field of an analog switch TFT to abbreviation regularity. Degradation of the display property which originates in existence of an analog switch TFT by this can be suppressed to the minimum. In addition, the example of a layout pattern of this example is shown in drawing 8.

[0067] Moreover, as shown in drawing 8, the 4th description of this example arranges said analog switch TFT a moiety every to active-matrix area 10 a top and the bottom, and is that it made it the Cush gear-tooth wiring. By making it the Cush gear-tooth wiring, while being able to carry out the one half of the

clock frequency of a data driver, a signal-line reversal drive and a dot reversal drive are easily realizable. Moreover, in this example, even when it is made the Cush gear-tooth wiring, the number of a data driver can be reduced and area which the data driver used as a noise source occupies can be made small. It becomes easy for this to shield the noise from a data driver and to take the measures against EMI, and it can prevent effectively that the bad influence of a noise leaks outside etc. Moreover, the design of the circuit board in which wiring to a data driver is formed also becomes easy.

[0068] The configuration of an example 3 has the following dominance points compared with an example 1. One block is constituted from an example 1 by m adjoining analog switches TFT. And in writing data in the signal line corresponding to the 1st block, an analog switch TFT (20-11, 20-12 to 20 to 1 m) is turned on in coincidence using the 1st wiring 22-1, and it writes in data. When writing in the 2nd block, an analog switch TFT (20-21, 20-22 to 20 to 2 m) is turned on in coincidence, and data are written in. For this reason, stripes may arise on the boundary R of the field of the active-matrix area corresponding to the 1st and the 2nd block (refer to drawing 1). Moreover, in the field of the active-matrix area corresponding to a near block, and the thing of a far block, since drive conditions will differ, a lateral cross talk may arise from a data driver. On the other hand, in the example 3, since one block is constituted by m analog switches TFT not adjoining, a problem which was described above does not produce it.

(Example 4) An example 4 is an example which really forms them on a glass substrate 80 while forming the active-matrix area 82 where Pixel TFT is arranged, the analog switch TFT section 84, and the scan driver circuit 86 with polycrystalline silicon TFT, as shown in drawing 9 . In the analog switch TFT section 84, as shown in drawing 1 and drawing 7 , while connecting with the signal line of M ($n \times m$) book, the analog switch TFT which makes m pieces 1 block and is divided into n blocks is included here. It is as having already explained the manufacture ***** device structure in the case of really forming using drawing 3 . Since polycrystalline silicon TFT has high mobility, it is the optimal as what forms an analog switch TFT. And if the polycrystalline silicon TFT which has low on resistance which is required of an analog switch TFT is used, formation of a scan driver circuit is also easy. In this example, the analog switch TFT section 84 and the scan driver circuit 86 are really formed paying attention to this point. And by forming a scan driver circuit on a glass substrate 80, miniaturization of the dimension of liquid crystal equipment and reduction-ization of cost can be attained.

[0069] It is desirable to form with the shift register of the dynamic mold which especially consists the scan driver circuit 86 of the same polar TFT as Pixel TFT and an analog switch TFT by this example, or a static mold. For example, it forms with the shift register which consists only of TFT of a P channel with the shift register which consists only of TFT of an N channel when Pixel TFT and an analog switch TFT are N channels in being a P channel. Thus, by using only the same polar TFT, simplification of a manufacture process, contraction of a circuit scale, and reduction-ization of cost can be attained. In addition, TFT of an N channel is excellent in the point that mobility is high, and TFT of a P channel is excellent in the point which is stable.

[0070] The example of a configuration of the dynamic mold shift register of a LEO cis form is shown in drawing 10 (A), and the timing chart is shown in it at drawing 10 (B). CLK1 and CLK2 are the clocks of non overlap, and they have become also instead of the positive supply. As shown in drawing 10 (B), input data DIN is incorporated and held on CLK1=H level. Next, if set to CLK2=H level, the held data will be transmitted to Node P and will be held. And if set to CLK1=H level next, the data held at Node P will be outputted to Node Q. The shift action of data is performed as mentioned above. The description of this shift register has a good power source only at GND, and is unnecessary [a positive supply].

[0071] Other examples of the dynamic mold shift register of a LEO cis form are shown in drawing 11 (A), and the timing chart is shown in it at drawing 11 (B). Input data DIN is incorporated on CLK1=H level, and it is held at Node A. Next, if set to CLK2=H level, the held data will be transmitted to Nodes B and C, and will be held at Node C. And if set to CLK1=H level next, the held data will be transmitted to Nodes D and E. The shift action of data is performed as mentioned above. Unlike drawing 10 (A), the

description of this shift register is in the point that the number of capacity can be reduced, although the positive supply is required.

[0072] It has the advantage that the dynamic mold shift register explained above has simple circuitry, and circuit area can be made small.

[0073] The example of a configuration of 2 phase static mold shift register with a boot SUTORAPPUDO load is shown in drawing 12 (A), and the timing chart is shown in it at drawing 12 (B). On CLK1=H level, input data DIN is read and it is held statically at Nodes P and Q. Next, if set to CLK2=H, the held data will be outputted to Node R. The shift action of data is performed as mentioned above. Although the circuitry of this shift register is complicated, since data can be held statically, it has the advantage that it is strong by the noise.

[0074] According to the shift register of the above configuration, since all TFT(s) can be constituted from an N channel, when the analog switch TFT and Pixel TFT of an N channel are really formed on a substrate, simplification of a manufacture process, contraction-ization of a circuit scale, etc. can be attained.

(Example 5) The example of a configuration of an example 5 is shown in drawing 13 (A), and the sectional view in CD side is shown in drawing 13 (B). The seal section 90 for enclosing a liquid crystal ingredient is formed between the CF substrate 98 and the TFT substrate 100. A liquid crystal ingredient is enclosed by the enclosure opening 102, and the closure of the enclosure opening 102 is carried out with a sealing agent 104. The data drivers 106 and 108 and the scan driver 110 are formed the same side of a liquid crystal panel like drawing 6 (A), and wiring, a capacitor, etc. are formed in the circuit board 112.

[0075] In this example, the seal section 90 has dual structure and the 2nd enclosure area 94 where gases, such as air which dissociated from the 1st enclosure area 92 where a liquid crystal ingredient is enclosed, and the 1st enclosure area 92, and was dried, are enclosed is formed. The 1st description of this example is in the point in which an analog switch TFT or an analog switch TFT, and its wiring were formed in this 2nd enclosure area 94. It can enclose with gases, such as air which dried an analog switch TFT102 and its wiring by doing in this way as shown in drawing 13 (B). Thereby, the moisture resistance in an analog switch TFT and a wiring field can be improved. As for the degree of the corrosion by moisture, depending on field strength, an analog switch TFT has many parts with high flow field strength with many [as mentioned above] currents. Therefore, if an analog switch TFT is enclosed with a gas and moisture resistance is raised, improvement in dependability can be aimed at and the shift amount of a threshold electrical potential difference can also be made still smaller. Moreover, by enclosing an analog switch TFT with a gas, even if it does not use an insulator layer, protection of a circuit is attained. And the capacity which is parasitic on wiring can be reduced compared with the case where an insulator layer with a high dielectric constant and a liquid crystal ingredient exist above an analog switch TFT. Thereby, a display property can be improved.

[0076] As shown in drawing 13 (A), the 2nd description of this example establishes the 2nd enclosure area 94 in active-matrix area (display screen) 96 a top and the bottom, forms the enclosure opening 102 of a liquid crystal ingredient in right-hand side (or left-hand side), and is that it has arranged the analog switch TFT the moiety every in the 2nd enclosure area 94 of a top and the bottom. The Cush gear-tooth wiring is attained by doing in this way, and implementation of a dot reversal drive etc. also becomes easy. And since neither the 2nd enclosure area 94, nor the data drivers 106 and 108 and the scan driver 110 is prepared, a liquid crystal ingredient can be enclosed with active-matrix area 96 right-hand side from this right-hand side. In addition, in this example, the enclosure area of the part which shows the 2nd enclosure area to E of drawing 13 (A) that the active-matrix area 96 should just be formed up and down at least is necessarily unnecessary. However, if the 2nd enclosure area is established in the part shown in E, the parasitic capacitance in a wiring field as shown, for example in D of drawing 4 can be reduced, and improvement in a display property can be expected.

[0077] Enclosure of the gas to the 2nd enclosure area 94 is the following, and is made and realized. The

seal section 90 is first printed on a substrate, and the CF substrate 98 and the TFT substrate 100 are made into lamination and a vacuum ambient atmosphere. Small enclosure opening is formed at this time, for example, the part shown in F of drawing 13 (A). Next, if a liquid crystal ingredient is placed near the enclosure opening 102 and it returns to an atmospheric-air ambient atmosphere, a liquid crystal ingredient will flow into the 1st enclosure area 92 through the enclosure opening 102. At this time, a gas flows into the 2nd enclosure area 94 through enclosure opening formed in F etc. If it considers as the air condition which dried the condition of the atmospheric air when canceling a vacua, the air dried in the 2nd enclosure area 94 will flow in. Then, the enclosure opening 102 is closed with a sealing agent 104, and enclosure opening of the part of F is also closed with a given sealing agent. Thereby, the air which dried the liquid crystal ingredient in the 2nd enclosure area 94 can be enclosed with the 1st enclosure area 92.

[0078] As other technique of aiming at protection of an analog switch TFT and a damp-proof improvement, as shown in drawing 14, the technique of covering an analog switch TFT102 or an analog switch TFT, and its wiring by the insulator layer 114 with a dielectric constant lower than a liquid crystal ingredient can be considered. By covering by the insulator layer 114, it can prevent that wiring which constitutes an analog switch TFT102 corrodes, and dependability can be improved. Moreover, by using an insulator layer with a low dielectric constant, parasitic capacitance can be reduced and a display property can be improved.

[0079] In addition, in order to reduce parasitic capacitance further, it is desirable to cover not only the analog switch TFT but the signal line formed in the active-matrix area 96 by the insulator layer with a dielectric constant lower than a liquid crystal ingredient. Since the liquid crystal ingredient 104 with a high dielectric constant exists on a signal line, the capacity which is parasitic on a signal line will become very big. If a signal-line top is covered by the insulator layer with a low dielectric constant, this problem can be solved, the charge and discharge current which flows an analog switch TFT can be made small, and improvement in a display property and dependability can be aimed at.

(Example 6) An example 6 is an example about the drive approach of liquid crystal equipment. As examples 1 and 3 explained, in order to make proper the shift amount of the threshold electrical potential difference of an analog switch TFT, it is desirable to make into less than [5V] the amplitude of the input signal supplied to the source field of an analog switch TFT. However, if the usual drive approach is used in this case, the following problems will arise.

[0080] The example of a drive wave at the time of performing a field reversal drive to drawing 15 is shown. Since liquid crystal needs to carry out an alternating current drive, it needs to invert the signal Vs added to a signal line for every given period focusing on the given potential Vc. For this reason, the amplitude of Vs will become very large as shown in drawing 15. And in the usual TN liquid crystal, since it is necessary to impress about **five electrical potential difference, the amplitude of VS is also needed 10V grade. In addition, the potential Vcom given to a counterelectrode is potential only with **V lower than the main potential Vc of Vs, in order [which is produced when Pixel TFT turns off] to run and to compensate an electrical potential difference. The relation of average =Vc-Vcom of **V is realized here.

[0081] Thus, it is necessary to make the amplitude of Vs large with about 10V in the drive wave shown in drawing 15. Therefore, it is necessary to also make large the amplitude of the input signal of an analog switch TFT, and the amplitude of an input signal is not made as for it to less than [5V]. So, in this example, as shown in drawing 16, the drive which reverses the polarity over said input signal of the potential given to a counterelectrode for every 1 horizontal-scanning period is performed (it is hereafter called a 1H common swing drive). Although the polarity of Vs was reversed for every field focusing on Vc, in order for the polarity of Vcom to be reversed for every 1 horizontal-scanning period, by 1H common swing drive, it is not necessary to perform the polarity reversals of Vs at drawing 15. For this reason, the amplitude of Vs can be made small. Thereby, it becomes possible to make the input signal of an analog switch TFT into less than [5V], maintaining display quality. Furthermore, -izing of the data

driver can be carried out [low operating voltage], it becomes possible to form in the manufacture process of 5V pressure-proofing, and miniaturization of a data driver, low-power-izing, and low cost-ization can be attained. Thus, according to the 1H common swing drive, it is compatible in low operating voltage-ization of a data driver etc. with the improvement in dependability of an analog switch TFT. In addition, in drawing 16 , in order to run and to prevent the bad influence by the electrical potential difference, the relation it is unrelated to the average of average-Vcom of average =Vs of **V is materialized.

[0082] Next, other drive approaches of this example are explained using drawing 17 . In drawing 17 , in order to make the input signal of an analog switch TFT into less than [5V], 4 value gates drives (it is hereafter called a 1H4 value gate drive) for every scanning line are used. In a 1H4 value gate drive, as shown in drawing 17 , the 2nd potential with potential higher than selection potential, non-choosing potential, the 1st potential with potential lower than non-choosing potential, and non-choosing potential is given to the signals Vgate1 and Vgate2 given to the scanning line. And the case where it becomes non-choosing potential after maintaining the 1st potential during a fixed period from selection potential, and the case where it becomes non-choosing potential after maintaining the 2nd potential during a fixed period from selection potential are changed by turns for every scanning line. Unlike drawing 16 , the potential of Vcom is not changed but becomes fixed here. Moreover, in this 1H4 value gate drive, retention volume is formed between a pixel electrode and the scanning line of the preceding paragraph. As shown in drawing 17 , different potential from non-choosing potential is given to the scanning line by 2 horizontal-scanning period as T2 in a selection period T1. And after T2, the potential of retention volume is raised only for V1 in the scanning line of Vgate1, and, on the other hand, the potential of retention volume is lowered only for V2 with the scanning line of Vgate2. The same effectiveness as the case where this inverts Vcom can be acquired. Therefore, it becomes unnecessary to invert Vs, the amplitude of Vs can be made small, and it becomes possible to make the input signal of an analog switch TFT into less than [5V]. Consequently, improvement in dependability and low operating voltage-ization of a data driver can be attained.

[0083] In a 1H common swing drive, it is sufficient, and accumulates and there is an advantage to which the potential given to a counterelectrode is changed that implementation is easy. Moreover, in a 1H common swing drive, since the potential of a counterelectrode must be inverted, there is a trouble that power consumption increases. On the other hand, according to the 1H4 value gate electrode drive, since the potential of a counterelectrode is fixed, it can lessen power consumption. However, there is a trouble that the scan driver circuit which controls the potential given to the scanning line becomes complicated.

[0084] next, drawing 18 (A) and (B) -- using -- this example -- being the further -- others -- the drive approach is explained. By this driving method, as shown in drawing 4 and drawing 8 , while arranging an analog switch TFT a moiety every to active-matrix area a top and the bottom, a signal line is made the Cush gear-tooth wiring. And while making the amplitude of the input signal of an analog switch TFT into less than [5V], the signal-line reversal (source line reversal) drive which reverses the polarity over the counterelectrode potential of the potential given to an adjoining signal line is performed. For example, as shown in drawing 18 (B), the range of the output signal of the upper analog switch TFT is set to 5V-10V in the 1st field, and is set to 0-5V in the 2nd field. On the other hand, the range of the output signal of the lower analog switch TFT is set to 0V-5V in the 1st field, and is set to 5-10V in the 2nd field. Moreover, Vcom is made into DC electrical potential difference of 5V. By doing in this way, within the period of the 1 field, the amplitude of the output signal of an analog switch TFT becomes less than [5V], and the amplitude of an input signal is also made as for it to less than [5V]. And if it changes from the 1st field to the 2nd field, the output signal range of the upper analog switch TFT will change to 0-5V from 5-10V, and will be inverted focusing on Vcom. On the other hand, the output signal range of the lower analog switch TFT also changes to 5-10V from 0-5V, and is inverted focusing on Vcom. Therefore, DC electrical potential difference impressed to liquid crystal is made to 0V. That is, while

according to this drive approach the amplitude of the input signal of an analog switch TFT is made to less than [5V] and being able to rationalize the shift amount of a threshold electrical potential difference, it can prevent that DC electrical potential difference is impressed to liquid crystal. [0085] Hereafter, the various technique of the drive approach for aiming at improvement in display quality etc. is explained.

[0086] In this example, as shown in P of drawing 19 , in the level blanking period, the period which makes all the analog switches TFT turn off is established. In drawing 19 , G1-Gn are block selection signals, and are drawing 1 and a signal given to the wiring 22-1 of the 1st of drawing 7 - 22-n. For example, low-power-ization will be attained if Counterelectrode Vcom is inverted between the "off" periods shown in P (1H common swing drive). That is, if an analog switch TFT is turned OFF, a signal line etc. will be in floating. Therefore, if Vcom is inverted at this time, the charge and discharge current in the parasitic capacitance formed with a signal line etc. and a counterelectrode can be abolished. Moreover, in a 1H4 value gate drive, low-power-ization etc. can be attained if the potential given to the scanning line between the "off" periods shown in P is changed. Moreover, since it is a level blanking period, that an analog switch TFT will turn off and a signal line will be in floating by this technique does not have the problem of a display property deteriorating because a signal line will be in floating. Moreover, by preparing the "off" period of an analog switch TFT, it can prevent that the noise generated in the data driver at this period gets across to a signal line.

[0087] Moreover, in this example, as shown in Q of drawing 20 , and R, after reversing the polarity of Vcom, all the analog switches TFT were made to turn on, and the reset period which gives given reset potential to a signal line is established. Thus, if a reset period is established before a data write-in period and the potential of a signal line is set as given reset potential, the data written to last time remain in a signal line etc., and can solve the problem that a cross talk arises. Moreover, in drawing 20 , after inverting Vcom, a signal line is set as reset potential. Therefore, before writing in data, the potential of a signal line can be precharged to standard reset potential, and the writing of subsequent data becomes easy.

[0088] Moreover, in this example, as shown in drawing 21 , data list substitute processing of a video signal is performed using the Rhine memory. That is, with the liquid crystal equipment of a configuration of being shown in drawing 7 , if the 1st wiring 22-1 is chosen, for example, data will be written in coincidence through the 2nd wiring 24-1, and 24-2 - 24-m to the signal line to which the analog switch TFT (20-11, 20-21-20-m1) not adjoining is connected. Since the signal line with which data are written in at this time does not adjoin, it cannot write in the data of a video signal as it is. So, in this example, as shown in drawing 21 , data list substitute processing is performed using the Rhine memory, and the signal with which rearrangement processing was performed is written in the signal line through m analog switches TFT with which the 2nd does not wire and adjoin. A configuration like drawing 7 can also write suitable data in a signal line by doing in this way. And according to the configuration of drawing 7 , compared with the configuration of drawing 1 , stripes do not occur on the boundary during a block, and drive conditions can be made almost the same between a near block and a far block from a data driver, and a display property can be improved.

(Example 7) An analog switch TFT runs through an example 7, and it is an example about compensation of an electrical potential difference. The equal circuit of an analog switch TFT is shown in drawing 22 (A). It is generated the moment an analog switch TFT turns off, and it runs, and electrical-potential-difference **V can be expressed like a bottom type.

$$**V = **V_g \times C_{gd} / (C_{gd} + C_0) \quad (1)$$

**V_g is the electrical-potential-difference variation of the selection signal V_g of an analog switch TFT here. Moreover, C_{gd} is the capacity between gate drains of an analog switch TFT.

[0089] The capacity C_{gd} between gate drains of TFT serves as the sum of the lap capacity C_{gd0} and channel capacity C_{gdc} by the inversion layer 120, as shown in drawing 22 (B). Although there is no gate bias dependency in the lap capacity C_{gd0}, there is a gate bias dependency in channel capacity C_{gdc}.

That is, as shown in drawing 22 (C), channel capacity C_{gdc} will increase, if the electrical potential difference V_{gd} between gate drains exceeds the threshold electrical potential difference V_{th} .

[0090] On the other hand, the drive timing chart of an analog switch TFT is expressed like drawing 22 (D). Here, the case (case 1) where the input signal V_{in} to an analog switch TFT is $+V_1$, and the case (case 2) where it is $+V_2$ are considered. The moment an analog switch TFT turns off, although it runs and an electrical potential difference occurs, since [followed the upper type (1) in any case of whose] gate bias differs, a case 1 differs in the capacity C_{gd} between gate drains on appearance from a case 2. That is, since the direction of a case 1 uses many gate bias of the range which channel capacity C_{gdc} of an inversion layer 120 contributes rather than a case 2 as shown in drawing 22 (C), the direction of a case 1 sees and the value of upper C_{gd} becomes large. Therefore, between V_a shown in drawing 22 R> 2 (D) so that clearly from a top type (1), and V_b , it is $V_a > V_b$. (2)

***** will be materialized. That is, it runs by the size of the input signal V_{in} of an analog switch TFT, the value of an electrical potential difference changes, and, thereby, the following problems arise.

[0091] In drawing 23 (A), it is the output characteristics of the analog switch TFT at the time of presupposing that P runs and does not have an electrical potential difference, and Q is the output characteristics of the actual analog switch TFT. although a signal symmetrical with the positive/negative of $V_1 - V_2$ should be essentially impressed to liquid crystal, run and an electrical potential difference occurs -- it is -- the positive/negative of $V_1' - V_2'$ -- an unsymmetrical signal is outputted. For this reason, DC electrical potential difference is impressed to liquid crystal, and an after-image and the problem of printing arise. And since magnitude changes with bias conditions as it runs and an electrical potential difference is shown in an upper type (2), the electrical potential differences between the white level of the electrical potential difference impressed to liquid crystal and black level also differ. That is, it will become a different gradation display from original.

[0092] So, in this example, the input signal which performed amendment which changes with the size of the potential of the input signal supplied to the source field of an analog switch TFT, and which runs and compensates an electrical potential difference is supplied to the source field of an analog switch transistor. For example, in drawing 23 (B), R is the input signal of the analog switch TFT with which amendment was performed, and S is the output characteristics of the analog switch TFT in that case. Thus, if the input signal which the analog switch TFT ran and amended the electrical potential difference beforehand is used, the signal which ran and carried out the electrical-potential-difference shift with the electrical potential difference can be made into a signal symmetrical with the positive/negative of $V_1 - V_2$. While an after-image and the problem of printing are avoidable by this, a proper gradation display is attained.

[0093] Various things can be considered as the technique of amendment of running and compensating an electrical potential difference. For example, it runs in actual liquid crystal equipment, and an electrical potential difference etc. is surveyed. And when [which was surveyed] it runs and an electrical potential difference is set to V_a and V_b , the look-up table which performs conversion as shown in R of drawing 23 (B) is prepared, and the input signal of an analog switch TFT is changed by this look-up table. More specifically, it amends using the above-mentioned look-up table to what carried out A/D conversion of a digital video signal or the video signal of an analog. And what is necessary is to carry out D/A conversion of the signal which amended, and just to input it into an analog switch TFT.

(Example 8) This example is an example about the display system which builds in the liquid crystal equipment with which the analog switch TFT was formed. In drawing 24, the video signal of the analogs R, G, and B generated from the picture signal generator 130 of analogs, such as a computer, is changed into a digital signal by A/D converter 132. When using video equipment etc. for the source of a signal, it is made to input into A/D converter 132, after changing into the video signal of Analogs R, G, and B. Of course, when the source of a signal generates a digital video signal, this A/D converter 132 becomes unnecessary. Next, data list substitute processing is performed using the Rhine memory 134. That is, with the liquid crystal equipment of a configuration of being shown in drawing 7, since it is necessary to

write data in the signal line not adjoining at coincidence, rearrangement processing of data which were already explained by drawing 21 is needed. If rearrangement processing is performed, it will become possible to write two or more data in coincidence, and it will become possible to reduce a data transfer frequency. In this case, a frequency changing circuit 136 performs transform processing of a data transfer frequency. The signal with which frequency conversion was performed is inputted into the data driver 138 which builds in a D/A converter. By making a data transfer frequency low, the data driver 138 also becomes possible [moving at a low speed], and becomes reducible [low-cost-izing of the data driver 138 and a circuit scale]. The output of the data driver 138 is inputted into the analog switch TFT section 140, and, thereby, data are written in a signal line.

[0094] In addition, as shown in drawing 4 and drawing 8 , in arranging the moiety [every] analog switch TFT to active-matrix area a top and the bottom and making a signal line the Cush gear-tooth wiring, it doubles a data transfer frequency 1/2 by the frequency changing circuit 136. And the 1st connected to the analog switch TFT of a top and the bottom and the signal by which frequency conversion was carried out to the 2nd data driver are supplied. Clock frequency of the 1st and 2nd data driver can be made into one half by this, and low cost-ization of a data driver can be attained. And a signal-line reversal drive and a dot reversal drive are attained by considering as the Cush gear-tooth wiring. Furthermore, by mounting a data driver, as shown in drawing 6 (A), easy-ization of the miniaturization of a display system, effective removal of a noise, and a design of the circuit board etc. is attained.

[0095] In addition, this invention is not restricted to what was explained in the above-mentioned example 1 - the example 8, and these and equal various deformation implementation are possible for it. For example, although the layout configuration of the liquid crystal equipment concerning this invention has especially the desirable thing shown in drawing 4 and drawing 8 , it can adopt different various things from these about arrangement of an analog switch TFT, and the method of wiring. Moreover, although the gestalt of mounting of the liquid crystal equipment of this invention has especially the desirable thing shown in drawing 6 (A), different various deformation implementation from this is possible about the arrangement location of the arrangement location of a data driver and a scan driver, the number, the mounting technique, and an analog switch TFT etc.

[0096]

[Translation done.]

* NOTICES *

JPO and NCIP are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is drawing showing the example of a configuration of the liquid crystal equipment of an example 1.

[Drawing 2] It is drawing showing the relation between the shift amount of a threshold electrical potential difference, and the operating time.

[Drawing 3] It is drawing for explaining the technique of really forming Pixel TFT and an analog switch TFT on a glass substrate.

[Drawing 4] It is drawing showing an example of the layout pattern of an example 1.

[Drawing 5] Drawing 5 (A) and (B) are drawings for explaining the technique of equalizing wiring resistance.

[Drawing 6] Drawing 6 (A) is drawing showing the example of a configuration of an example 2, and drawing 6 (B) is drawing showing the example of a comparison.

[Drawing 7] It is drawing showing the example of a configuration of the liquid crystal equipment of an example 3.

[Drawing 8] It is drawing showing an example of the layout pattern of an example 3.

[Drawing 9] It is drawing showing the example of a configuration of the liquid crystal equipment of an example 4.

[Drawing 10] Drawing 10 (A) and (B) are drawings showing the example of circuitry and timing chart of a dynamic mold shift register.

[Drawing 11] Drawing 11 (A) and (B) are drawings showing the example of circuitry and timing chart of a dynamic mold shift register.

[Drawing 12] Drawing 12 (A) and (B) are drawings showing the example of circuitry and timing chart of a static mold shift register.

[Drawing 13] Drawing 13 (A) is drawing showing the example of a configuration of the liquid crystal equipment of an example 5, and drawing 13 (B) is the sectional view.

[Drawing 14] It is drawing showing other examples of an example 5.

[Drawing 15] It is drawing showing the drive wave of a field reversal drive.

[Drawing 16] It is drawing showing the drive wave of the 1H common swing reversal drive concerning an example 6.

[Drawing 17] It is drawing showing the drive wave of the 1H4 value gate drive concerning an example 6.

[Drawing 18] Drawing 18 (A) and (B) are drawings for explaining the technique of performing a signal-line reversal drive with the Cush gear-tooth wiring.

[Drawing 19] It is drawing for explaining the technique of preparing the "off" period of an analog switch TFT.

[Drawing 20] It is drawing for explaining the technique of establishing the reset period of an analog switch TFT.

[Drawing 21] It is drawing for explaining rearrangement processing of the data using the Rhine memory.

[Drawing 22] Drawing 22 (A), (B), (C), and (D) are drawings for running and explaining an electrical potential difference.

[Drawing 23] Drawing 23 (A) and (B) are drawings for [concerning an example 7] running and explaining the amendment technique of an electrical potential difference.

[Drawing 24] It is drawing showing the example of the display system concerning an example 8.

[Description of Notations]

8 Pixel TFT

10 Active-Matrix Area (Display Screen)

20-11-20-nm Analog switch TFT

22-1 - 22-n 1st wiring

24-1 - 24-m 2nd wiring

30 Glass Substrate

32 Substrate Insulator Layer

34 Polycrystalline Silicon Film

36 Gate Dielectric Film

38 Gate Electrode

40 Interlayer Insulation Film

42 Metal Thin Film
44 Transparence Electric Conduction Film
60 Active-Matrix Area
62 CF Substrate
64 TFT Substrate
68 TAB Tape
70 72 Data driver
74 Scan Driver
76 Circuit Board
80 Glass Substrate
82 Active-Matrix Area
84 The Analog Switch TFT Section
86 Scan Driver Circuit
90 Seal Section
92 1st Enclosure Area
94 2nd Enclosure Area
96 Active-Matrix Area
98 CF Substrate
100 TFT Substrate
102 Enclosure Opening
104 Sealing Agent
106 108 Data driver
110 Scan Driver
112 Circuit Board
114 Insulator Layer
130 Picture Signal Generator
132 A/D Converter
134 Rhine Memory
136 Frequency Changing Circuit
138 Data Driver with Built-in D/A
140 The Analog TFT Section

[Translation done.]

(2)

1

【特許請求の範囲】

【請求項1】 薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、

該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM(=m×n)本の信号線と、薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、隣接するm個を1ブロックとしてnブロックに分割されるM個のアナログスイッチトランジスタと、

同一ブロックに含まれ隣接するm個のアナログスイッチトランジスタのゲート電極を共通接続するn本の第1の配線と、

異なるブロックに含まれ隣接しないn個のアナログスイッチトランジスタのソース領域を共通接続するm本の第2の配線とを含み、

前記第2の配線を介して前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を5V以下とすることを特徴とする液晶装置。

【請求項2】 請求項1において、

前記画素トランジスタと前記アナログスイッチトランジスタとを、多結晶シリコンの薄膜トランジスタにより形成すると共にガラス基板上に一体形成したことを特徴とする液晶装置。

【請求項3】 請求項1又は2のいずれかにおいて、前記第2の配線に入力信号を供給するデータドライバの各々の出力端子から前記アナログスイッチトランジスタのソース領域までの配線抵抗を略一定としたことを特徴とする液晶装置。

【請求項4】 請求項1乃至3のいずれかにおいて、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に前記アナログスイッチトランジスタを半数ずつ配置し、上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに(2L-1)番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに2L番目の信号線を接続したことを特徴とする液晶装置。

【請求項5】 薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、

該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM本の信号線と、薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に半数ずつ配置されるM個のアナログスイッチトランジスタとを含み、

前記アクティブマトリクスエリアの上側及び下側のいづ

2

れか一方に配置されるアナログスイッチトランジスタに(2L-1)番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに2L番目の信号線を接続し、前記アナログスイッチトランジスタのソース領域に信号を供給するための少なくとも1つのデータドライバと前記画素トランジスタのゲート電極に信号を供給するための少なくとも1つの走査ドライバとを液晶パネルの同一辺に実装したことを特徴とする液晶装置。

【請求項6】 請求項5において、

10 液晶パネルの左側及び右側のいずれか一方の辺に、上側から順に第1のデータドライバ、走査ドライバ、第2のデータドライバを実装し、アクティブマトリクスエリアの上側に配置されるアナログスイッチトランジスタと前記第1のデータドライバとを接続する配線パターンと、アクティブマトリクスエリアの下側に配置されるアナログスイッチトランジスタと前記第2のデータドライバとを接続する配線パターンとを上下対称に形成したことを特徴とする液晶装置。

【請求項7】 薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、

該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM(=m×n)本の信号線と、薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、隣接しないm個を1ブロックとしてnブロックに分割されるM個のアナログスイッチトランジスタと、

30 同一ブロックに含まれ隣接しないm個のアナログスイッチトランジスタのゲート電極を共通接続するn本の第1の配線と、

異なるブロックに含まれ隣接するn個のアナログスイッチトランジスタのソース領域を共通接続するm本の第2の配線とを含み、

前記第2の配線を介して前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を5V以下とすることを特徴とする液晶装置。

【請求項8】 請求項7において、

40 前記画素トランジスタと前記アナログスイッチトランジスタとを、多結晶シリコンの薄膜トランジスタにより形成すると共にガラス基板上に一体形成したことを特徴とする液晶装置。

【請求項9】 請求項7又は8のいずれかにおいて、前記第2の配線に入力信号を供給するデータドライバの各々の出力端子から前記アナログスイッチトランジスタのソース領域までの配線抵抗を略一定としたことを特徴とする液晶装置。

【請求項10】 請求項7乃至9のいずれかにおいて、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に前記アナログスイッチトラン

(3)

3

ジスタを半数ずつ配置し、上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに（２Ｌ－１）番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに２Ｌ番目の信号線を接続したことを特徴とする液晶装置。

【請求項１１】 薄膜トランジスタにより形成され、 N 行× M 列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続される N 本の走査線と、

該走査線に交差すると共に前記画素トランジスタのソース領域に接続される M （＝ $m \times n$ ）本の信号線と、薄膜トランジスタにより形成されると共に前記 M 本の信号線に接続され、 m 個を１ブロックとして n ブロックに分割される M 個のアナログスイッチトランジスタを含み、

前記画素トランジスタと、前記アナログスイッチトランジスタと、前記走査線に信号を供給するための走査ドライバ回路とを、多結晶シリコンの薄膜トランジスタにより形成すると共にガラス基板上に一体形成したことを特徴とする液晶装置。

【請求項１２】 請求項１１において、

前記走査ドライバ回路を、

前記画素トランジスタ及び前記アナログスイッチトランジスタと同一極性の薄膜トランジスタから成るダイナミック型又はスタティック型のシフトレジスタにより形成したことを特徴とする液晶装置。

【請求項１３】 薄膜トランジスタにより形成され、 N 行× M 列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続される N 本の走査線と、

該走査線に交差すると共に前記画素トランジスタのソース領域に接続される M （＝ $m \times n$ ）本の信号線と、薄膜トランジスタにより形成されると共に前記 M 本の信号線に接続され、 m 個を１ブロックとして n ブロックに分割される M 個のアナログスイッチトランジスタと、液晶材料が封入される第１の封入エリア及び該第１の封入エリアから分離され気体が封入される少なくとも１つの第２の封入エリアが設けられた二重構造のシール部とを含み、

前記アナログスイッチトランジスタ又は該アナログスイッチトランジスタ及びその配線を、前記第２の封入エリア内に形成したことを特徴とする液晶装置。

【請求項１４】 請求項１３において、

前記画素トランジスタが配置されるアクティブマトリクスエリアの少なくとも上側及び下側に前記第２の封入エリアを設け、アクティブマトリクスエリアの右側及び左側のいずれか一方に液晶材料の封入口を設け、アクティブエリアの上側及び下側の第２の封入エリアに、前記アナログスイッチトランジスタを半数ずつ配置したことを特徴とする液晶装置。

4

【請求項１５】 薄膜トランジスタにより形成され、 N 行× M 列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続される N 本の走査線と、

該走査線に交差すると共に前記画素トランジスタのソース領域に接続される M （＝ $m \times n$ ）本の信号線と、

薄膜トランジスタにより形成されると共に前記 M 本の信号線に接続され、 m 個を１ブロックとして n ブロックに分割される M 個のアナログスイッチトランジスタを含み、

前記アナログスイッチトランジスタ又は該アナログスイッチトランジスタ及びその配線を、少なくとも液晶材料よりも誘電率の低い絶縁膜で覆ったことを特徴とする液晶装置。

【請求項１６】 請求項１５において、

前記信号線を、少なくとも液晶材料よりも誘電率の低い絶縁膜で覆ったことを特徴とする液晶装置。

【請求項１７】 薄膜トランジスタにより形成され、 N 行× M 列にマトリクス配置される画素トランジスタと、

前記画素トランジスタのゲート電極に接続される N 本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続される M （＝ $m \times n$ ）本の信号線と、薄膜トランジスタにより形成されると共に前記 M 本の信号線に接続され、 m 個を１ブロックとして n ブロックに分割される M 個のアナログスイッチトランジスタを含む液晶装置に用いられる駆動方法であって、前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を５Ｖ以下にし、前記画素トランジスタが接続される画素電極の対向電極に与える電位を対向電極電位とした場合に該対向電極電位の前記入力信号に対する極性を１水平走査期間毎に反転させることを特徴とする駆動方法。

【請求項１８】 請求項１７において、

水平ブランキング期間において、前記アナログスイッチトランジスタをオフさせる期間を設けることを特徴とする駆動方法。

【請求項１９】 請求項１７又は１８のいずれかにおいて、

水平ブランキング期間において、前記対向電極に与える電位の極性を反転させた後に前記アナログスイッチトランジスタをオンさせ信号線に所与の電位を与える期間を設けることを特徴とする駆動方法。

【請求項２０】 薄膜トランジスタにより形成され、 N 行× M 列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続される N 本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続される M （＝ $m \times n$ ）本の信号線と、薄膜トランジスタにより形成されると共に前記 M 本の信号線に接続され、 m 個を１ブロックとして n ブロックに分割される M 個のアナログスイッチトランジスタ

(4)

5

とを含む液晶装置に用いられる駆動方法であって、
前記アナログスイッチトランジスタのソース領域に供給
する入力信号の振幅を 5 V 以下にし、走査線に与える信
号に選択電位、非選択電位、該非選択電位よりも電位の
低い第 1 の電位、該非選択電位よりも電位の高い第 2 の
電位を持たせ、選択電位から該第 1 の電位を一定期間保
った後に非選択電位になる場合と、選択電位から該第 2
の電位を一定期間保った後に非選択電位になる場合とを
走査線毎に切り替えることを特徴とする駆動方法。

【請求項 2 1】 請求項 2 0 において、
水平ブランキング期間において、前記アナログスイッ
トランジスタをオフさせる期間を設けることを特徴とす
る駆動方法。

【請求項 2 2】 請求項 2 0 又は 2 1 のいずれかにおい
て、
水平ブランキング期間において、前記第 1 の電位又は前
記第 2 の電位に変化した後に前記アナログスイッチトラ
ンジスタをオンさせ信号線に所与の電位を与える期間を
設けることを特徴とする駆動方法。

【請求項 2 3】 薄膜トランジスタにより形成され、N
行×M列にマトリクス配置される画素トランジスタと、
前記画素トランジスタのゲート電極に接続されるN本の
走査線と、該走査線に交差すると共に前記画素トランジ
スタのソース領域に接続されるM(=m×n)本の信号
線と、薄膜トランジスタにより形成されると共に前記M
本の信号線に接続され、m個を1ブロックとしてnブロ
ックに分割されるM個のアナログスイッチトランジスタ
とを含む液晶装置に用いられる駆動方法であって、
前記画素トランジスタが配置されるアクティブマトリク
スエリアの上側及び下側に前記アナログトランジスタを
半数ずつ配置し、該アクティブマトリクスエリアの上側
及び下側のいずれか一方に配置されるアナログスイッ
トランジスタに(2L-1)番目の信号線を接続し、他
方に配置されるアナログスイッチトランジスタに2L番
目の信号線を接続し、
前記アナログスイッチトランジスタのソース領域に供給
する入力信号の振幅を 5 V 以下にすると共に、前記画素
トランジスタが接続される画素電極の対向電極に与える
電位を対向電極電位とした場合に隣接する信号線に与え
る電位の該対向電極電位に対する極性を反転させること
を特徴とする駆動方法。

【請求項 2 4】 薄膜トランジスタにより形成され、N
行×M列にマトリクス配置される画素トランジスタと、
前記画素トランジスタのゲート電極に接続されるN本の
走査線と、該走査線に交差すると共に前記画素トランジ
スタのソース領域に接続されるM(=m×n)本の信号
線と、薄膜トランジスタにより形成されると共に前記M
本の信号線に接続され、隣接しないm個を1ブロックと
してnブロックに分割されるM個のアナログスイッチト
ランジスタと、同一ブロックに含まれ隣接しないm個の

6

アナログスイッチトランジスタのゲート電極を共通接続
するn本の第1の配線と、異なるブロックに含まれ隣接
するn個のアナログスイッチトランジスタのソース領域
を共通接続するm本の第2の配線とを含む液晶装置に用
いられる駆動方法であって、

ラインメモリを用いて映像信号のデータの並び替え処理
を行い、並び替え処理が施された信号を、前記第2の配
線及び隣接しないm個のアナログスイッチトランジスタ
を介して信号線に書き込むことを特徴とする駆動方法。

10 【請求項 2 5】 薄膜トランジスタにより形成され、N
行×M列にマトリクス配置される画素トランジスタと、
前記画素トランジスタのゲート電極に接続されるN本の
走査線と、該走査線に交差すると共に前記画素トランジ
スタのソース領域に接続されるM(=m×n)本の信号
線と、薄膜トランジスタにより形成されると共に前記M
本の信号線に接続され、m個を1ブロックとしてnブロ
ックに分割されるM個のアナログスイッチトランジスタ
とを含む液晶装置に用いられる駆動方法であって、
アナログスイッチトランジスタのソース領域に供給する
20 入力信号の電位の大小により変化する突き抜け電圧を補
償する補正を行った入力信号を、該アナログスイッチト
ランジスタのソース領域に供給することを特徴とする駆
動方法。

【請求項 2 6】 薄膜トランジスタにより形成され、N
行×M列にマトリクス配置される画素トランジスタと、
前記画素トランジスタのゲート電極に接続されるN本の
走査線と、
該走査線に交差すると共に前記画素トランジスタのソー
ス領域に接続されるM(=m×n)本の信号線と、
30 薄膜トランジスタにより形成されると共に前記M本の信
号線に接続され、隣接しないm個を1ブロックとしてn
ブロックに分割されるM個のアナログスイッチトランジ
スタと、
同一ブロックに含まれ隣接しないm個のアナログスイ
チトランジスタのゲート電極を共通接続するn本の第1
の配線と、
異なるブロックに含まれ隣接するn個のアナログスイ
チトランジスタのソース領域を共通接続するm本の第2
の配線と、
40 該映像信号発生装置からのデジタル信号又は該映像信号
発生装置からのアナログ信号をA/D変換したデジタル
信号が入力され、該デジタル信号のデータの並び替え処
理又は該並び替え処理及びデータ転送周波数を低下させ
る処理を行う処理手段と、
該処理手段からの信号をD/A変換し、該信号を前記ア
ナログスイッチトランジスタに供給するデータドライバ
とを含むことを特徴とする表示システム。

【請求項 2 7】 薄膜トランジスタにより形成され、N
行×M列にマトリクス配置される画素トランジスタと、
50 前記画素トランジスタのゲート電極に接続されるN本の

(5)

7

走査線と、
 該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM本の信号線と、
 薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に半数ずつ配置されるM個のアナログスイッチトランジスタと、
 上側のアナログスイッチトランジスタに接続される第1のデータドライバと、
 下側のアナログスイッチトランジスタに接続される第2のデータドライバと、
 該第1、第2のデータドライバに与える信号のデータ転送周波数を低下させる処理を行う処理手段とを含み、
 前記アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに(2L-1)番目の信号線が接続され、他方に配置されるアナログスイッチトランジスタに2L番目の信号線が接続され、前記処理手段が前記データ転送周波数を1/2倍にすることを特徴とする表示システム。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は液晶装置、その駆動方法及び表示システムに関する。

【0002】

【背景技術及び発明が解決しようとする課題】薄膜トランジスタ(以下TFTと呼ぶ)を用いたアクティブマトリクス型の液晶装置の例として特公平6-5478、特公平6-68673に示される従来技術がある。この従来技術では、画素TFTが接続されるM本の信号線に、m個を1ブロックとしたnブロックのアナログスイッチが接続される。そしてアナログスイッチのオン・オフを所与の制御信号で制御し、液晶パネルから引き出される信号線の端子数を1/nにしようとするものである。端子数を減らすことで、実装の簡易化、コストの低減化が図られる。

【0003】しかしながら上記従来技術には以下のような課題があった。

【0004】第1に、上記アナログスイッチを画素TFTと同様にTFTにより形成した場合、このアナログスイッチ(以下アナログスイッチTFTと呼ぶ)の信頼性の確保が困難であるという問題があった。即ち液晶装置の信号線には、液晶容量、保持容量、画素TFTの拡散領域の容量等、種々の容量が寄生し、これらの容量を充放電するために信号線には多くの電流が流れる。特にnブロックのアナログスイッチTFTを設ける構成では、上記種々の容量の充放電に許される時間は短く、短時間で所与の電位に充放電しなければならないため、アナログスイッチTFTに流れる電流は更に多くなる。長期間に亘ってTFTに多くの電流が流れると、TFTのしきい値電圧がシフトし、表示特性が劣化する。

8

【0005】第2に、データドライバと信号線との間にアナログスイッチTFTが介在すると、このアナログスイッチTFTが有するオン抵抗、アナログスイッチTFTを設けたことで生じた寄生配線抵抗により、画素への印加電圧が低下する、或いは画素間で印加電圧がばらつく等の問題が生じた。印加電圧の低下、バラツキは、表示品質を劣化させたり、設計を困難にさせる要因となる。

【0006】第3に、上記のようにアナログスイッチTFTを設けた場合に、データドライバ、走査ドライバを如何にして効率よく実装するかという課題もあった。

【0007】本発明は、以上のような課題に鑑みてなされたものであり、その目的とするところは、表示特性に優れ、信頼性の高い液晶装置、その駆動方法及び表示システムを提供することにある。

【0008】

【課題を解決するための手段】上記課題を解決するために本発明に係る液晶装置は、薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM(=m×n)本の信号線と、薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、隣接するm個を1ブロックとしてnブロックに分割されるM個のアナログスイッチトランジスタと、同一ブロックに含まれ隣接するm個のアナログスイッチトランジスタのゲート電極を共通接続するn本の第1の配線と、異なるブロックに含まれ隣接しないn個のアナログスイッチトランジスタのソース領域を共通接続するm本の第2の配線とを含み、前記第2の配線を介して前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を5V以下とすることを特徴とする。

【0009】本発明によれば、nブロックに分割されたアナログスイッチトランジスタを用いることで、データドライバの個数、端子数を少なくでき、装置をコンパクト化できる。そしてアナログスイッチトランジスタの入力信号の振幅を5V以下にすることで、アナログスイッチトランジスタのしきい値電圧のシフト量の適正化を図れ、信頼性を向上できる。

【0010】また本発明は、前記画素トランジスタと前記アナログスイッチトランジスタとを、多結晶シリコンの薄膜トランジスタにより形成すると共にガラス基板上に一体形成したことを特徴とする。本発明によれば、多結晶シリコンのTFTを用いることで、アナログスイッチトランジスタのオン抵抗を低くでき、画素トランジスタとアナログスイッチトランジスタの一体形成化が実用上可能になる。

【0011】また本発明は、前記第2の配線に入力信号を供給するデータドライバの各々の出力端子から前記ア

50

(6)

9

ナログスイッチトランジスタのソース領域までの配線抵抗を略一定としたことを特徴とする。このようにすればラインムラ、輝度ムラの発生を有効に防止できる。

【0012】また本発明は、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に前記アナログスイッチトランジスタを半数ずつ配置し、上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに $(2L-1)$ 番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに $2L$ 番目の信号線を接続したことを特徴とする。このようにクシ歯配線とすることで信号線反転駆動、ドット反転駆動の実現が容易となり、データドライバの動作周波数を低減できる。しかもクシ歯配線とした場合の装置の外形寸法の大型化、回路基板配線の複雑化等の問題も、本発明の構成によれば解消できる。

【0013】また本発明は、薄膜トランジスタにより形成され、 N 行 $\times M$ 列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続される N 本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続される M 本の信号線と、薄膜トランジスタにより形成されると共に前記 M 本の信号線に接続され、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に半数ずつ配置される M 個のアナログスイッチトランジスタとを含み、前記アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに $(2L-1)$ 番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに $2L$ 番目の信号線を接続し、前記アナログスイッチトランジスタのソース領域に信号を供給するための少なくとも1つのデータドライバと前記画素トランジスタのゲート電極に信号を供給するための少なくとも1つの走査ドライバとを液晶パネルの同一辺に実装したことを特徴とする。

【0014】本発明によれば、 n ブロックに分割されたアナログスイッチトランジスタを用いることで、データドライバの個数、端子数を減らすことができ、データドライバと走査ドライバとを液晶パネルの同一辺に実装できる。これにより装置の外形寸法の小型化、ノイズの低減、回路基板配線の簡易化等が可能となる。

【0015】また本発明は、液晶パネルの左側及び右側のいずれか一方の辺に、上側から順に第1のデータドライバ、走査ドライバ、第2のデータドライバを実装し、アクティブマトリクスエリアの上側に配置されるアナログスイッチトランジスタと前記第1のデータドライバとを接続する配線パターンと、アクティブマトリクスエリアの下側に配置されるアナログスイッチトランジスタと前記第2のデータドライバとを接続する配線パターンとを上下対称に形成したことを特徴とする。このように配線パターンを上下対称にすることで、レイアウトパターンの作成が容易となると共に、表示特性の向上も図れ

10

る。

【0016】また本発明は、薄膜トランジスタにより形成され、 N 行 $\times M$ 列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続される N 本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続される M ($=m \times n$) 本の信号線と、薄膜トランジスタにより形成されると共に前記 M 本の信号線に接続され、隣接しない m 個を1ブロックとして n ブロックに分割される M 個のアナログスイッチトランジスタと、同一ブロックに含まれ隣接しない m 個のアナログスイッチトランジスタのゲート電極を共通接続する n 本の第1の配線と、異なるブロックに含まれ隣接する n 個のアナログスイッチトランジスタのソース領域を共通接続する m 本の第2の配線とを含み、前記第2の配線を介して前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を $5V$ 以下とすることを特徴とする。

【0017】本発明によれば、アナログスイッチトランジスタの入力信号の振幅を $5V$ 以下にすることで、アナログスイッチトランジスタのしきい値電圧のシフト量の適正化を図れ、信頼性を向上できる。また各ブロックに対応するアクティブマトリクスエリアの領域の境界での縞の発生等を防止できる。

【0018】また本発明は、薄膜トランジスタにより形成され、 N 行 $\times M$ 列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続される N 本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続される M ($=m \times n$) 本の信号線と、薄膜トランジスタにより形成されると共に前記 M 本の信号線に接続され、 m 個を1ブロックとして n ブロックに分割される M 個のアナログスイッチトランジスタとを含み、前記画素トランジスタと、前記アナログスイッチトランジスタと、前記走査線に信号を供給するための走査ドライバ回路とを、多結晶シリコンの薄膜トランジスタにより形成すると共にガラス基板上に一体形成したことを特徴とする。

【0019】多結晶シリコンTFTは、移動度が高く、アナログスイッチトランジスタを形成するものとして最適である。そしてアナログスイッチトランジスタに要求されるような低いオン抵抗を有する多結晶シリコンTFTを用いれば、走査ドライバ回路の形成も容易となる。

【0020】また本発明は、前記走査ドライバ回路を、前記画素トランジスタ及び前記アナログスイッチトランジスタと同一極性の薄膜トランジスタから成るダイナミック型又はスタティック型のシフトレジスタにより形成したことを特徴とする。このようにすれば同一極性のTFTのみ使用して液晶装置を形成できるため、製造プロセスの簡易化、回路規模の縮小化を図れる。

【0021】また本発明は、薄膜トランジスタにより形成され、 N 行 $\times M$ 列にマトリクス配置される画素トラン

(7)

11

ジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM ($=m \times n$) 本の信号線と、薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、m個を1ブロックとしてnブロックに分割されるM個のアナログスイッチトランジスタと、液晶材料が封入される第1の封入エリア及び該第1の封入エリアから分離され気体が封入される少なくとも1つの第2の封入エリアが設けられた二重構造のシール部とを含み、前記アナログスイッチトランジスタ又は該アナログスイッチトランジスタ及びその配線を、前記第2の封入エリア内に形成したことを特徴とする。

【0022】本発明によれば、アナログスイッチトランジスタ等を気体により密封できるため、耐湿性の改善、信頼性の向上、寄生容量の軽減化を図れる。また第2の封入エリアへの気体も簡易に行うことができ、新たな工程の付加も少ないという利点がある。

【0023】また本発明は、前記画素トランジスタが配置されるアクティブマトリクスエリアの少なくとも上側及び下側に前記第2の封入エリアを設け、アクティブマトリクスエリアの右側及び左側のいずれか一方に液晶材料の封入口を設け、アクティブエリアの上側及び下側の第2の封入エリアに、前記アナログスイッチトランジスタを半数ずつ配置したことを特徴とする。このようにすれば、クシ歯配線を行った場合でもアナログスイッチトランジスタの封入が可能となる。また第2の封入エリアはアクティブマトリクスエリアの上下に設けられるため、右側又は左側から液晶の封入が可能となる。この時、封入口が無い方にデータドライバ、走査ドライバ等を実装することが望ましい。

【0024】また本発明は、薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM ($=m \times n$) 本の信号線と、薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、m個を1ブロックとしてnブロックに分割されるM個のアナログスイッチトランジスタとを含み、前記アナログスイッチトランジスタ又は該アナログスイッチトランジスタ及びその配線を、少なくとも液晶材料よりも誘電率の低い絶縁膜で覆ったことを特徴とする。

【0025】アナログスイッチトランジスタ及び配線を絶縁膜で覆うことで、アナログスイッチトランジスタの保護、信頼性の向上を図れる。そして誘電率が液晶よりも小さい絶縁膜を用いることで、寄生容量を小さくでき、表示特性の向上を図れる。

【0026】また本発明は、前記信号線を、少なくとも液晶材料よりも誘電率の低い絶縁膜で覆ったことを特徴

12

とする。このようにすれば、信号線の寄生容量を小さくでき、表示特性を更に向上できる。

【0027】また本発明は、薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM ($=m \times n$) 本の信号線と、薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、m個を1ブロックとしてnブロックに分割されるM個のアナログスイッチトランジスタとを含む液晶装置に用いられる駆動方法であって、前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を5V以下にし、前記画素トランジスタが接続される画素電極の対向電極に与える電位を対向電極電位とした場合に該対向電極電位の前記入力信号に対する極性を1水平走査期間毎に反転させることを特徴とする駆動方法。

【0028】このように1Hコモン振り反転駆動を行うことで、アナログスイッチトランジスタの入力信号を5V以下にしても、液晶に対して十分な大きさの印加電圧を加えることができ、表示特性を劣化させることなく信頼性を確保できる。またデータドライバを低耐圧のプロセスで形成でき、低コスト化を図れる。

【0029】また本発明は、薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM ($=m \times n$) 本の信号線と、薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、m個を1ブロックとしてnブロックに分割されるM個のアナログスイッチトランジスタとを含む液晶装置に用いられる駆動方法であって、前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を5V以下にし、走査線に与える信号に選択電位、非選択電位、該非選択電位よりも電位の低い第1の電位、該非選択電位よりも電位の高い第2の電位を持たせ、選択電位から該第1の電位を一定期間保った後に非選択電位になる場合と、選択電位から該第2の電位を一定期間保った後に非選択電位になる場合とを走査線毎に切り替えることを特徴とする。

【0030】このように1H4値ゲート反転駆動を行うことで、アナログスイッチトランジスタの入力信号を5V以下にしても、液晶に対して十分な大きさの印加電圧を加えることができると共に、データドライバの低コスト化を図れる。更に対向電極の電位の極性を反転する必要がないため、消費電力を低減できる。

【0031】また本発明は、水平ブランキング期間において、前記アナログスイッチトランジスタをオフさせる期間を設けることを特徴とする。このようにすれば、オフ期間の間に対向電圧、走査線の電位を変化させること

50

(8)

13

が可能となる。

【0032】また本発明は、水平ブランキング期間において、前記対向電極に与える電位の極性を反転させた後に或いは前記第1の電位又は前記第2の電位に変化した後に、前記アナログスイッチトランジスタをオンさせ信号線に所与の電位を与える期間を設けることを特徴とする。このようにすれば、信号線に残存するデータをリセットできクロストークを防止できる。

【0033】また本発明は、薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM(=m×n)本の信号線と、薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、m個を1ブロックとしてnブロックに分割されるM個のアナログスイッチトランジスタを含む液晶装置に用いられる駆動方法であって、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に前記アナログトランジスタを半数ずつ配置し、該アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに(2L-1)番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに2L番目の信号線を接続し、前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を5V以下にすると共に、前記画素トランジスタが接続される画素電極の対向電極に与える電位を対向電極電位とした場合に隣接する信号線に与える電位の該対向電極電位に対する極性を反転させることを特徴とする。

【0034】このようにクシ歯配線にすると共に信号線反転駆動を行うことで、アナログスイッチトランジスタの入力信号の振幅を5V以下にでき、しきい値電圧のシフト量を適正化できると共に、液晶にDC電圧が印加されることを防止できる。

【0035】また本発明は、薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM(=m×n)本の信号線と、薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、隣接しないm個を1ブロックとしてnブロックに分割されるM個のアナログスイッチトランジスタと、同一ブロックに含まれ隣接しないm個のアナログスイッチトランジスタのゲート電極を共通接続するn本の第1の配線と、異なるブロックに含まれ隣接するn個のアナログスイッチトランジスタのソース領域を共通接続するm本の第2の配線とを含む液晶装置に用いられる駆動方法であって、ラインメモリを用いて映像信号のデータの並び替え処理を行い、並び替え処理が施された信号を、前記第2の配線及び隣接し

14

ないm個のアナログスイッチトランジスタを介して信号線に書き込むことを特徴とする。

【0036】本発明によれば、隣接しないm個を1ブロックとしてnブロックに分割されるアナログスイッチトランジスタを用いる構成の液晶装置において、信号線にデータを適正に書き込むことができる。

【0037】また本発明は、薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM(=m×n)本の信号線と、薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、m個を1ブロックとしてnブロックに分割されるM個のアナログスイッチトランジスタを含む液晶装置に用いられる駆動方法であって、アナログスイッチトランジスタのソース領域に供給する入力信号の電位の大小により変化する突き抜け電圧を補償する補正を行った入力信号を、該アナログスイッチトランジスタのソース領域に供給することを特徴とする。

【0038】本発明によれば、突き抜け電圧を補償する補正を行った入力信号が、アナログスイッチトランジスタに供給されるため、液晶へのDC電圧の印加を防止できると共に、適正な階調表示を維持することができる。

【0039】また本発明に係る表示システムは、薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM(=m×n)本の信号線と、薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、隣接しないm個を1ブロックとしてnブロックに分割されるM個のアナログスイッチトランジスタと、同一ブロックに含まれ隣接しないm個のアナログスイッチトランジスタのゲート電極を共通接続するn本の第1の配線と、異なるブロックに含まれ隣接するn個のアナログスイッチトランジスタのソース領域を共通接続するm本の第2の配線と、該映像信号発生装置からのデジタル信号又は該映像信号発生装置からのアナログ信号をA/D変換したデジタル信号が入力され、該デジタル信号のデータの並び替え処理又は該並び替え処理及びデータ転送周波数を低下させる処理を行う処理手段と、該処理手段からの信号をD/A変換し、該信号を前記アナログスイッチトランジスタに供給するデータドライバとを含むことを特徴とする。

【0040】本発明によれば、隣接しないm個を1ブロックとしてnブロックに分割されるアナログスイッチトランジスタを用いる場合において、信号線にデータを適正に書き込むことができる。またデータ転送周波数を低下させることで、データドライバの低速化、低コスト化

(9)

15

を図れる。

【0041】また本発明は、薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM本の信号線と、薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に半数ずつ配置されるM個のアナログスイッチトランジスタと、上側のアナログスイッチトランジスタに接続される第1のデータドライバと、下側のアナログスイッチトランジスタに接続される第2のデータドライバと、該第1、第2のデータドライバに与える信号のデータ転送周波数を低下させる処理を行う処理手段とを含み、前記アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに(2L-1)番目の信号線が接続され、他方に配置されるアナログスイッチトランジスタに2L番目の信号線が接続され、前記処理手段が前記データ転送周波数を1/2倍にすることを特徴とする。

【0042】本発明によれば、第1、第2のデータドライバを低速化できると共に、第1、第2のデータドライバを走査ドライバと共に液晶パネルの同一辺に形成することも可能となる。

【0043】

【発明の実施の形態】以下、本発明の実施の形態について図面を用いて説明する。

【0044】(実施例1) 図1に実施例1の構成を示す。アクティブマトリクスエリア10には、N行×M列に画素TFT8が配置され、これらの画素TFTのゲート電極に接続されるN本の走査線と、ソース領域に接続されるM(m×n)本の信号線が形成されている。これらのM本の信号線にはアナログスイッチTFT(20-11~20-nm)が接続される。アナログスイッチTFTは、隣接するm個を1ブロックとしてnブロックに分割されており、アナログスイッチTFT(20-11、20-12~20-1m)が1番目のブロック、(20-21、20-22~20-2m)が2番目のブロック・・・(20-n1、20-n2~20-nm)がn番目のブロックになる。そして同一ブロックに含まれ隣接するアナログスイッチTFT(20-11、20-12~20-1m)のゲート電極は第1の配線22-1により共通接続される。同様にアナログスイッチTFT(20-21、20-22~20-2m)・・・(20-n1、20-n2~20-nm)のゲート電極は、第2の配線22-2・・・22-nにより共通接続される。

【0045】また異なるブロックに含まれ隣接しないアナログスイッチTFT(20-11、20-21~20-n1)のソース領域は第2の配線24-1により共通接続される。同様にアナログスイッチTFT(20-12、20-22

16

~20-n2)・・・(20-1m、20-2m~20-nm)のソース領域は、第2の配線24-2・・・24-nにより共通接続される。

【0046】このようにアナログスイッチTFTをm個ずつnブロックに分割し、第1の配線に加える制御信号でアナログスイッチTFTのオン・オフを制御することで、信号線の端子数を1/nにすることができる。即ちアナログスイッチTFTが無い場合にはM本存在した信号線の端子数を、m(M/n)本にできる。そしてデータドライバは、m本の第2の配線24-1~24-nに接続されることになり、データドライバの個数、端子数を少なくでき、装置のコンパクト化、低コスト化を図れる。

【0047】本実施例の第1の特徴は、第2の配線24-1~24-nを介してアナログスイッチTFT20-11~20-nmのソース領域に供給する入力信号の振幅を5V以下にした点にある。このようにすることで、アナログスイッチTFTのしきい値電圧のシフト量を減らすことができ、信頼性の確保、表示品質の向上を図れる。

【0048】図2に、アナログスイッチTFTのしきい値電圧シフト量と動作時間との関係に関する測定結果を示す。Vg=20Vとし、負荷容量Cは、標準的な液晶パネルでの負荷容量と同じになるようにC=10pF程度としている。また動作周波数fは320KHzとしている。本実施例ではnブロックに分割されるアナログスイッチTFTを設け、データドライバの個数(或いは端子数)を減らしているため(例えば1/nに減らす)、画素電極の充放電に許される時間が通常よりも短くなっている。このため上記動作周波数fも高くしている。アナログスイッチTFTに供給する入力信号に相当する10V振幅(Vd=10V)の矩形波信号を加えた場合のしきい値シフト特性はGのようになり、5V振幅(Vd=5V)の矩形波信号を加えた場合はHのようになる。Vd=10Vの場合には、200時間程度でしきい値電圧が1Vシフトしてしまう。一方、アナログスイッチTFTのソース領域に加える入力信号の振幅を5Vとした場合、即ちVd=5Vの場合には、1000時間程度までしきい値電圧のシフト量を1V以下に保てる。

【0049】しきい値電圧のシフト量が1Vより大きくなると、画素電極に対するデータの書き込み量が不足し(画素電極の電位を所望の電位にできなくなる)、コントラスト比が低下する等の問題が生じる。特に、例えばアナログスイッチTFTのしきい値電圧が1V程度であった場合には、しきい値電圧がマイナス側に1V程度シフトすると、アナログスイッチTFTはデプレッションモードになってしまい、アナログスイッチTFTがオフ状態であっても電流がリークしてしまい、これは表示特性の劣化につながる。

【0050】液晶装置の信頼性を十分なものとするためには、少なくとも1000時間程度までしきい値電圧の

(10)

17

シフト量を1V以下に保つ必要があり、数千時間程度まで1V以下であることが望ましい。Vd=10Vの場合には、図2に示すように200時間程度でシフト量が1Vよりも大きくなってしまい、1000時間で2V程度シフトしてしまうため、信頼性確保の上で非常に問題がある。本実施例では、アナログスイッチTFTの入力信号の振幅を5V以下にすることで、ソース領域の端部での電界集中を緩和できる。これにより10000時間程度までしきい値電圧のシフト量を1V以下に保つことができ、十分なマージンを保ちながら信頼性を確保できる。更に、入力信号の振幅を5V以下とすることで、アナログスイッチTFTの突き抜け電圧の差（後に詳細に説明する）を減少でき、液晶へのDC印加電圧も低くできる。

【0051】なお図2では、Vd=10Vの場合との比較を適正に行うため、Vd=5Vの場合にもVg=20Vとして測定を行っている。しかしながら、Vd=5V（入力信号の振幅が5V）の場合にはVg=15Vであっても、Vd=10VでVg=20Vの場合と同様の書き込み性能を確保できる。そしてその場合には、しきい値電圧のシフト量は図2のHに示すものよりも更に減少し、信頼性が向上する。また信頼性を更に向上するためにはVd=3V以下とすることが望ましい。なお図2のIに、Vd=5Vで動作周波数32KHの場合の測定結果を参考のため併記する。

【0052】本実施例の第2の特徴は、画素TFTとアナログスイッチTFTとを、多結晶（ポリ）シリコンにより形成すると共にガラス基板上に一体形成する点にある。アナログスイッチTFTには入力信号が加えられ、所与の期間内に画素電極への充放電を完了しないと表示特性が劣化するため、アナログスイッチTFTのオン抵抗を低減する必要がある。特にアナログスイッチTFTをnブロックに分割しデータドライバの個数を減らしている場合には、オン抵抗の低減化に対する要求は更に厳しいものとなる。ところが非晶質（アモルファス）シリコンTFTは移動度が非常に低く、画素TFTに使用できても、アナログスイッチTFTに使用することは上記オン抵抗の問題から実用上不可能であった。本実施例では、画素TFTとアナログスイッチTFTとを、非晶質のものに比べ移動度が非常に高い多結晶ポリシリコンで形成している。これにより、画素TFTとアナログスイッチTFTのガラス基板上への一体形成化を実用上可能にしている。画素TFTとアナログスイッチTFTとをガラス基板上に一体形成することで、液晶装置の外形寸法を小型化でき、装置の低コスト化が可能となる。

【0053】次に図3を用いて、画素TFTとアナログスイッチTFTを一体形成する場合の製造方法及びデバイス構造について説明する。まずガラス基板30上にガラス基板からの不純物の拡散を防止するための下地絶縁膜32を堆積させた後、多結晶シリコン薄膜34を堆積

18

させる。この多結晶シリコン薄膜34の結晶性を向上させることが、電界効果移動度の増加には必要となる。そこで、レーザーアニールや固相成長法等を用いて多結晶シリコン薄膜を再結晶化したり、非晶質シリコン薄膜を結晶化して多結晶シリコン化したものを使用する。この多結晶シリコン膜34を島状にパターニングした後、ゲート絶縁膜36を堆積させる。

【0054】次にゲート電極（メタル）38を形成し、その後、リンイオン等の不純物を全面にドーピングする。次に層間絶縁膜（SiO₂）40を形成し、金属薄膜（Al）42で信号線等を形成し、透明導電膜（ITO）44で画素電極を形成し、パシベーション膜46を形成すれば、画素TFTとアナログスイッチTFTとを一体形成した基板が完成する。この基板に配向処理を施し、配向処理を同様に施した対向基板を数μmのギャップを介して対向させ、液晶を封入すれば液晶装置が完成する。

【0055】本実施例の第3の特徴は、データドライバの各々の出力端子からアナログスイッチTFTのソース領域までの配線抵抗を略一定にしたことにある。図4に本実施例のレイアウトパターン例を示す。図4において、例えばデータドライバの出力端子50-1、50-2、50-3等からアナログスイッチTFT20-11、20-12、20-13等までの配線抵抗を略一定にしている。具体的には、図5（A）に示すように、アナログスイッチTFTから第2の配線への引出線52-1、52-2、52-3の太さを変化させている。即ち長い引出線を太くし短い引出線を細くし、これによりこの引出線の抵抗を互いに一定にしている。低温プロセスでTFTを形成する場合には、これらの引き出し線はアルミに比べて抵抗の高い金属（クロム、タンタル等）で形成される可能性が高いため、この引出線の抵抗の大小は大きな問題となる。また図4のDに示す部分において、図5（B）に示すようにE、F、G、Hの部分の太さを変化させている。即ち図4のレイアウトパターンでは、図5（B）のIに示す部分の配線ピッチ（データドライバの出力端子のピッチ）とJに示す部分の配線ピッチが異なるものとなるため、Hの部分の配線長L2が、Eの部分の配線長L1に比べて長くなる。そこでHの部分の配線をEの部分よりも太くし、この部分における抵抗を一定にしている。

【0056】データドライバの出力端子から画素電極までの経路に寄生する抵抗の大小は表示特性に大きな影響を与える。この抵抗が高くと、所与の期間内での画素電極の充放電が完了しなくなるおそれがあるからである。特に本実施例では、データドライバの出力端子から画素電極までの経路の抵抗にアナログスイッチTFTのオン抵抗が加わり、またn分割されたアナログスイッチTFTを用いるため、許容される画素電極への書き込み時間が短い。従ってこの経路の抵抗に対する設計条件は非常に厳しいものとなる。本実施例では、図5（A）、

(11)

19

(B)に示すような種々の工夫を施し、データドライバの出力端子からアナログスイッチTFTのソース領域までの抵抗を略一定にしている。これによりアナログスイッチTFTの存在に起因する表示特性の劣化を最小限に抑えることができる。なお従来のアナログスイッチTFTを設けない構成の液晶装置では、図4のアクティブマトリクスエリア10の上側に信号線がそのまま引き出され、アクティブマトリクスエリア10の上側にはデータドライバの出力端子が均等に配列される。このためデータドライバの出力端子の各々からアクティブマトリクス

【0057】本実施例の第4の特徴は、図4に示すように、アクティブマトリクスエリア10の上側及び下側にアナログスイッチTFTを半数ずつ配置し、上側のアナログスイッチTFTに例えば奇数番目の信号線を接続すると共に下側のアナログスイッチTFTに偶数番目の信号線を接続した点にある(以下、このような配線をクシ歯配線と呼ぶ)。クシ歯配線にすることで、データドライバの動作周波数を半分にできる。また上側のデータドライバと下側のデータドライバの出力の極性を互いに反転させることで信号線反転駆動、ドット反転駆動を容易に実現できる。しかしながらアナログスイッチTFTを設けない従来の構成では、クシ歯配線を実現するためには、データドライバをアクティブマトリクスエリア10の上下に配置しなければならず(後述する図6(B)参照)、これは液晶装置の外形寸法の大型化、回路基板配線の複雑化などの問題を引き起こす。本実施例によれば、nブロックのアナログスイッチTFTを設けることでデータドライバの個数を減らすことができる。従って、クシ歯配線を行ったとしても、液晶装置の外形寸法を小型化でき、回路基板配線を簡易化できる。

(実施例2) 実施例2は、データドライバ(IC)、走査ドライバ(IC)の実装に関する実施例であり、図6(A)にその構成を示す。図6(A)に点線で示す部分がアクティブマトリクスエリア(表示画面)60である。液晶材料は、CF(カラーフィルタ)基板62とTFT基板64との間に挟持される。領域66には、アナログスイッチTFT及びその配線が配置されている。データドライバ70はTABテープ68を用いて実装されている。データドライバ72、走査ドライバ74も同様である。回路基板76上には、データドライバ70、72、走査ドライバ74に信号を供給するための配線、コンデンサ等が設けられている。また場合によっては、データドライバ、走査ドライバをコントロールするためのコントロール回路も設けられている。

【0058】本実施例の第1の特徴は、アナログスイッチTFTをアクティブマトリクスエリア60の上側及び下側に半数ずつ配置すると共に図4に示すようなクシ歯配線とし、データドライバと走査ドライバとを、CF基

20

板62及びTFT基板64から成る液晶パネルの同一辺に実装する点にある。

【0059】比較のために図6(B)に、アナログスイッチTFTが設けられていない液晶装置においてクシ歯配線を行った場合の実装例を示す。このような液晶装置でクシ歯配線を行うと、アクティブマトリクスエリア(表示画面)60の上側及び下側にデータドライバ70及び72を実装する必要があり、このため液晶装置の外形寸法L4が大きくなってしまう。

【0060】またこの比較例では、nブロックに分割されたアナログスイッチTFTが設けられていないため、データドライバの個数を減らすことができず、液晶パネルの上側及び下側に複数のデータドライバが実装される。このため回路基板の配線が非常に複雑化する。またデータドライバは、通常、非常に高い周波数で動作するため、このデータドライバからのノイズ(電磁放射)が、液晶装置の外部に漏れて悪影響を及ぼしたり、液晶装置の表示特性に悪影響に及ぼす。そして液晶パネルの上下に複数のデータドライバが実装される図6(B)の構成では、ノイズ源となるデータドライバの占める面積が大きくなるため、このノイズをシールドして有効なEMI対策を施すことは容易ではない。

【0061】一方、図6(A)に示す本実施例の構成では、データドライバと走査ドライバとが同一辺に実装され、液晶パネルの上下にデータドライバが実装されていないため、外形寸法L3をL4に比べて小さくでき、携帯用電子機器等に最適な液晶装置を提供できる。またデータドライバの個数が少なく走査ドライバと同一辺にデータドライバが形成されるため、回路基板の配線を非常に単純化できる。更にノイズ源となるデータドライバの占める面積が小さいため、データドライバからのノイズをシールドしてEMI対策を施すことが容易となり、ノイズの悪影響が外部に漏れること等を有効に防止できる。

【0062】本実施例の第2の特徴は、液晶パネルの例えば左辺に、上側から順にデータドライバ70、走査ドライバ74、データドライバ72を実装し、上側のアナログスイッチTFTとデータドライバ70とを接続する配線パターンと、下側のアナログスイッチTFTとデータドライバ74とを接続する配線パターンとを上下対称に形成する点にある。図4を例にとれば、Pに示す配線パターンとQに示す配線パターンとが上下対称に形成されている。従ってレイアウトパターンを作成する際には、まず上側の配線パターンPを作成し、これを上下対称に変換して下側の配線パターンQを形成すればよい。また図6

(B)の回路基板76の配線パターンも上下対称となるため設計が容易となる。更に配線パターンP、Qを上下対称に形成することで、上側のデータドライバから上側のアナログスイッチTFTまでの配線抵抗と、下側のデ

(12)

21

ータドライバから下側のアナログスイッチTFTまでの配線抵抗とを同一にできる。これにより上側及び下側のアナログスイッチTFTに接続される画素電極での駆動条件を互いに同一にでき、表示特性の向上を図れる。また上側及び下側のデータドライバとして同一回路構成のものをを用いることができ、設計が容易となる。更に本実施例ではクシ歯配線とすることで、信号線反転（ソースライン反転）駆動、ドット反転駆動等も容易に行うことができ、表示特性を更に向上できる。

【0063】このように本実施例では、アナログスイッチTFTを設け、クシ歯配線にし、データドライバの実装位置を工夫すること等で種々の特有の効果を得ている。なお図6（A）では、データドライバを左辺の上下に1個ずつ実装しているが、左辺の上下に2個以上ずつ実装しても構わない。

（実施例3）図7に実施例3の構成を示す。実施例3では、アナログスイッチTFTは、実施例1と異なり隣接しないm個を1ブロックとしてnブロックに分割されており、アナログスイッチTFT（20-11、20-21～20-m1）が1番目のブロック、（20-12、20-22～20-m2）が2番目のブロック・・・（20-1n、20-2n～20-mn）がn番目のブロックになる。そして同一ブロックに含まれ隣接しないアナログスイッチTFT（20-11、20-21～20-m1）のゲート電極は第1の配線22-1により共通接続される。同様にアナログスイッチTFT（20-12、20-22～20-m2）・・・（20-1n、20-2n～20-mn）のゲート電極は、第2の配線22-2・・・22-nにより共通接続される。また異なるブロックに含まれ隣接するアナログスイッチTFT（20-11、20-12～20-1n）のソース領域は第2の配線24-1により共通接続される。同様にアナログスイッチTFT（20-21、20-22～20-2n）・・・（20-m1、20-m2～20-mn）のソース領域は、第2の配線24-2・・・24-mに共通接続される。このように構成することで、データドライバの個数、端子数を少なくでき、装置のコンパクト化、低コスト化が可能となる。

【0064】そして本実施例の第1の特徴は、実施例1の図2と同様に、第2の配線24-1～24-mを介してアナログスイッチTFTのソース領域に供給する入力信号の振幅を5V以下とする点にある。これによりアナログスイッチTFTのしきい値電圧のシフト量を減らすことができ、信頼性の確保、表示品質の向上を図れる。

【0065】また本実施例の第2の特徴は、画素TFTとアナログスイッチTFTとを、多結晶シリコンにより形成すると共にガラス基板上に一体形成する点にある。これにより液晶装置の外形寸法を小型化でき、装置の低コスト化が可能となる。この場合の製造方法及びデバイス構成は図3に既に示してある通りである。

【0066】また本実施例の第3の特徴は、データドライバの各々の出力端子からアナログスイッチTFTのソ

22

ース領域までの配線抵抗を略一定にしたことにある。これによりアナログスイッチTFTの存在に起因する表示特性の劣化を最小限に抑えることができる。なお図8に本実施例のレイアウトパターン例を示す。

【0067】また本実施例の第4の特徴は、図8に示すように、アクティブマトリクスエリア10の上側及び下側に前記アナログスイッチTFTを半数ずつ配置し、クシ歯配線にした点にある。クシ歯配線にすることで、データドライバの動作周波数を半分できると共に、信号線反転駆動、ドット反転駆動を容易に実現できる。また本実施例ではクシ歯配線にした場合でも、データドライバの個数を減らすことができ、ノイズ源となるデータドライバの占める面積を小さくできる。これによりデータドライバからのノイズをシールドしてEMI対策を施すことが容易となり、ノイズの悪影響が外部に漏れること等を有効に防止できる。またデータドライバへの配線が形成される回路基板の設計も容易となる。

【0068】実施例3の構成は実施例1に比べて以下の優位点を持つ。実施例1では、1つのブロックは隣接するm個のアナログスイッチTFTで構成される。そして1番目のブロックに対応する信号線にデータを書き込む場合には、第1の配線22-1を用いてアナログスイッチTFT（20-11、20-12～20-1m）を同時にオンしてデータを書き込む。2番目のブロックに書き込む場合は、アナログスイッチTFT（20-21、20-22～20-2m）を同時にオンしてデータを書き込む。このため、1番目と2番目のブロックに対応するアクティブマトリクスエリアの領域の境界R（図1参照）に縞が生じる可能性がある。またデータドライバから近いブロックに対応するアクティブマトリクスエリアの領域と遠いブロックのものとは、駆動条件が異なることになるため、横方向のクロストークが生じる可能性がある。一方、実施例3では、1つのブロックは隣接しないm個のアナログスイッチTFTで構成されるため、上記したような問題が生じない。

（実施例4）実施例4は、図9に示すように、画素TFTが配置されるアクティブマトリクスエリア82と、アナログスイッチTFT部84と、走査ドライバ回路86とを、多結晶シリコンTFTで形成すると共にガラス基板80上に一体形成する実施例である。ここでアナログスイッチTFT部84では、図1及び図7に示すように、M（n×m）本の信号線に接続されると共に、m個を1ブロックとしてnブロックに分割されるアナログスイッチTFTを含む。一体形成を行う場合の製造方法及びデバイス構造については、図3を用いて既に説明した通りである。多結晶シリコンTFTは、移動度が高いため、アナログスイッチTFTを形成するものとして最適である。そしてアナログスイッチTFTに要求されるような低いオン抵抗を有する多結晶シリコンTFTを用いれば、走査ドライバ回路の形成も容易である。本実施例

(13)

23

では、この点に着目してアナログスイッチTFT部84と走査ドライバ回路86とを一体形成している。そして走査ドライバ回路をガラス基板80上に形成することで、液晶装置の外形寸法の小型化、コストの低減化を図れる。

【0069】特に本実施例では、走査ドライバ回路86を、画素TFT及びアナログスイッチTFTと同一極性のTFTから成るダイナミック型又はスタティック型のシフトレジスタにより形成することが望ましい。例えば画素TFT及びアナログスイッチTFTがNチャネルである場合には、NチャネルのTFTのみから成るシフトレジスタにより、Pチャネルである場合には、PチャネルのTFTのみから成るシフトレジスタにより形成する。このように同一極性のTFTのみを使用することで、製造プロセスの簡易化、回路規模の縮小、コストの低減化を図れる。なおNチャネルのTFTは移動度が高い点で優れており、PチャネルのTFTはデバイス特性が安定している点で優れている。

【0070】図10(A)に、レオシス型のダイナミック型シフトレジスタの構成例を示し、図10(B)にそのタイミングチャートを示す。CLK1、CLK2はノンオーバーラップのクロックであり正電源の代わりにもなっている。図10(B)に示すように、CLK1=Hレベルで、入力データDINが取り込まれ保持される。次にCLK2=Hレベルになると、保持されたデータがノードPに転送され保持される。そして次にCLK1=Hレベルになると、ノードPに保持されたデータが、ノードQに出力される。以上のようにしてデータのシフト動作が行われる。このシフトレジスタの特徴は、電源がGNDのみでよく、正電源が必要ない点にある。

【0071】図11(A)に、レオシス型のダイナミック型シフトレジスタの他の例を示し、図11(B)にそのタイミングチャートを示す。CLK1=Hレベルで入力データDINが取り込まれノードAに保持される。次にCLK2=Hレベルになると、保持されたデータがノードB、Cに転送され、ノードCに保持される。そして次にCLK1=Hレベルになると、保持されたデータがノードD、Eに転送される。以上のようにしてデータのシフト動作が行われる。このシフトレジスタの特徴は、図10(A)と異なり正電源は必要であるが、容量の数

を減らせる点にある。

【0072】以上説明したダイナミック型シフトレジスタは、回路構成が簡易であり、回路面積を小さくできるという利点を有している。

【0073】図12(A)に、ブートストラップド・ロード付きの2相スタティック型シフトレジスタの構成例を示し、図12(B)にそのタイミングチャートを示す。CLK1=Hレベルで入力データDINが読み込まれ、ノードP及びQにスタティックに保持される。次にCLK2=Hとなると、保持されたデータがノードRに

24

出力される。以上のようにしてデータのシフト動作が行われる。このシフトレジスタは回路構成は複雑であるが、スタティックにデータを保持できるため、雑音に強いという利点を有する。

【0074】以上の構成のシフトレジスタによれば、全てのTFTをNチャネルで構成できるため、NチャネルのアナログスイッチTFTと画素TFTとを基板上に一体形成した場合に、製造プロセスの簡易化、回路規模の縮小化等を図れる。

10 (実施例5) 図13(A)に実施例5の構成例を示し、図13(B)にCD面での断面図を示す。液晶材料を封入するためのシール部90がCF基板98とTFT基板100の間に設けられている。液晶材料は封入口102により封入され、封入口102は封止材104により封止される。データドライバ106、108、走査ドライバ110は、図6(A)と同様に液晶パネルの同一辺に設けられており、回路基板112には配線、コンデンサ等が設けられている。

【0075】本実施例では、シール部90が二重構造になっており、液晶材料が封入される第1の封入エリア92と、第1の封入エリア92から分離され乾燥した空気等の気体が封入される第2の封入エリア94が設けられる。本実施例の第1の特徴は、アナログスイッチTFT、或いはアナログスイッチTFT及びその配線を、この第2の封入エリア94に形成した点にある。このようにすることで、図13(B)に示すように、アナログスイッチTFT102、その配線を、乾燥した空気等の気体で封入できる。これにより、アナログスイッチTFT、配線領域での耐湿性を向上できる。水分による腐食の度合いは電界強度に依存し、アナログスイッチTFTは前述のように電流が多く流れ電界強度が高い部分が多い。従って、アナログスイッチTFTを気体で封入し、耐湿性を向上させれば、信頼性の向上を図れ、しきい値電圧のシフト量も更に小さくできる。またアナログスイッチTFTを気体で封入することで、絶縁膜を使用しなくても回路の保護が可能になる。そしてアナログスイッチTFTの上方に、誘電率の高い絶縁膜、液晶材料が存在する場合に比べ、配線に寄生する容量等を低減できる。これにより表示特性を向上できる。

40 【0076】本実施例の第2の特徴は、図13(A)に示すように、アクティブマトリクスエリア(表示画面)96の上側及び下側に第2の封入エリア94を設け、右側(又は左側)に液晶材料の封入口102を設け、上側及び下側の第2の封入エリア94に、アナログスイッチTFTを半数ずつ配置した点にある。このようにすることでクシ歯配線が可能となり、ドット反転駆動等の実現も容易となる。そしてアクティブマトリクスエリア96右側には、第2の封入エリア94もデータドライバ106、108、走査ドライバ110も設けられていないため、この右側から液晶材料を封入することができる。な

(14)

25

お本実施例では、第2の封入エリアは、アクティブマトリクスエリア96の少なくとも上下に設けられていればよく、例えば図13(A)のEに示す部分の封入エリアは必ずしも必要ない。しかしながら、Eに示す部分に第2の封入エリアを設ければ、例えば図4のDに示すような配線領域での寄生容量を減らすことができ、表示特性の向上を期待できる。

【0077】第2の封入エリア94への気体の封入は例えば以下のようにして実現する。まずシール部90を基板上に印刷し、CF基板98とTFT基板100とを張り合わせ、真空雰囲気にする。この時、例えば図13

(A)のFに示す部分等に小さな封入口を形成しておく。次に、封入口102の付近に液晶材料を置き、大気雰囲気に戻すと、液晶材料が封入口102を介して第1の封入エリア92に流れ込む。この時、第2の封入エリア94には、F等に形成した封入口を介して気体の流れ込む。真空状態を解除した時の大気の状態を乾燥した空気の状態としておけば、第2の封入エリア94に乾燥した空気が流れ込む。その後、封入口102を封止材104により封止し、Fの部分の封入口も所与の封止材により封止する。これにより、第1の封入エリア92には液晶材料を、第2の封入エリア94には乾燥した空気等を封入できる。

【0078】アナログスイッチTFTの保護、耐湿性の改善を図る他の手法としては、図14に示すように、アナログスイッチTFT102、或いはアナログスイッチTFT及びその配線を、液晶材料よりも誘電率の低い絶縁膜114で覆う手法が考えられる。絶縁膜114で覆うことで、アナログスイッチTFT102を構成する配線等が腐食するのを防止でき、信頼性を向上できる。また誘電率の低い絶縁膜を用いることで、寄生容量を低減でき、表示特性を向上できる。

【0079】なお、寄生容量を更に低減するためには、アナログスイッチTFTのみならず、アクティブマトリクスエリア96に形成される信号線をも、液晶材料よりも誘電率の低い絶縁膜で覆うことが望ましい。信号線の上には誘電率の高い液晶材料104が存在するため、信号線に寄生する容量は非常に大きなものとなる。信号線の上を、誘電率の低い絶縁膜で覆えば、この問題を解決でき、アナログスイッチTFTを流れる充放電電流を小さくでき、表示特性、信頼性の向上を図れる。

(実施例6) 実施例6は液晶装置の駆動方法に関する実施例である。実施例1、3で説明したように、アナログスイッチTFTのしきい値電圧のシフト量を適正なものにするためには、アナログスイッチTFTのソース領域に供給する入力信号の振幅を5V以下にすることが望ましい。しかしながら、この場合、通常の駆動方法を用いると以下のような問題が生じる。

【0080】図15に、フィールド反転駆動を行った場合の駆動波形の例を示す。液晶は交流駆動する必要があるため、信号線に加える信号Vsを、所与の電位Vcを中心

26

に所与の期間毎に極性反転する必要がある。このため図15に示すようにVsの振幅は非常に広いものとなる。そして通常のTN液晶では±5程度の電圧を印加する必要があるため、Vsの振幅も10V程度必要となる。なお対向電極に与える電位Vcomは、画素TFTがオフするときに生じる突き抜け電圧を補償するために、Vsの中心電位VcよりもΔVだけ低い電位となっている。ここでΔVの平均値=Vc-Vcomの関係が成り立っている。

【0081】このように図15に示す駆動波形では、Vsの振幅を10V程度と広くする必要がある。従って、アナログスイッチTFTの入力信号の振幅も広くする必要がある、入力信号の振幅を5V以下にできない。そこで本実施例では、図16に示すように、対向電極に与える電位の前記入力信号に対する極性を1水平走査期間毎に反転させる駆動を行っている（以下、1Hコモン振り駆動と呼ぶ）。図15では、Vsの極性をVcを中心にして1フィールド毎に反転させていたが、1Hコモン振り駆動では、Vcomの極性が1水平走査期間毎に反転するため、Vsの極性反転を行う必要がない。このためVsの振幅を小さくすることができる。これにより、表示品質を保ちながらアナログスイッチTFTの入力信号を5V以下にすることが可能となる。更にデータドライバを低動作電圧化でき、5V耐圧の製造プロセスで形成することが可能となり、データドライバの小型化、低消費電力化、低コスト化を図れる。このように1Hコモン振り駆動によれば、アナログスイッチTFTの信頼性向上と、データドライバの低動作電圧化等を両立できる。なお図16では、突き抜け電圧による悪影響を防止するため、ΔVの平均値=Vsの平均値-Vcomの平均値となる関係を成り立たせている。

【0082】次に図17を用いて本実施例の他の駆動方法を説明する。図17では、アナログスイッチTFTの入力信号を5V以下にするため、走査線毎の4値ゲート駆動（以下、1H4値ゲート駆動と呼ぶ）を用いている。1H4値ゲート駆動では、図17に示すように、走査線に与える信号Vgate1、Vgate2に選択電位、非選択電位、非選択電位よりも電位の低い第1の電位、非選択電位よりも電位の高い第2の電位を持たせる。そして選択電位から第1の電位を一定期間保った後に非選択電位になる場合と、選択電位から第2の電位を一定期間保った後に非選択電位になる場合とを走査線毎に交互に切り替える。ここで図16とは異なりVcomの電位は切り替えられず一定になる。またこの1H4値ゲート駆動では、画素電極と前段の走査線との間に保持容量が形成されている。図17に示すように選択期間T1後に例えばT2として2水平走査期間分だけ走査線に非選択電位とは異なる電位が与えられる。そしてT2後は、Vgate1の走査線ではV1だけ保持容量の電位

(15)

27

が上げられ、一方、 V_{gate2} の走査線では $V2$ だけ保持容量の電位が下げられる。これにより V_{com} を極性反転した場合と同様の効果を得ることができる。従って V_s を極性反転する必要がなくなり、 V_s の振幅を小さくでき、アナログスイッチTFTの入力信号を5V以下にすることが可能となる。この結果、信頼性の向上、データドライバの低動作電圧化を図れる。

【0083】1Hコモン振り駆動では、対向電極に与える電位を変化させるだけでよいから、実現が容易であるという利点がある。また1Hコモン振り駆動では、対向電極の電位を極性反転しなければならないため、消費電力が増加するという問題点がある。一方、1H4値ゲート電極駆動によれば、対向電極の電位は一定であるため消費電力を少なくできる。しかしながら走査線に与える電位を制御する走査ドライバ回路が複雑になるという問題点がある。

【0084】次に図18(A)、(B)を用いて本実施例の更なる他の駆動方法を説明する。この駆動法では、図4、図8に示すように、アクティブマトリクスエリアの上側及び下側にアナログスイッチTFTを半数ずつ配置すると共に、信号線をクシ歯配線にする。そしてアナログスイッチTFTの入力信号の振幅を5V以下にすると共に、隣接する信号線に与える電位の対向電極電位に対する極性を反転させる信号線反転(ソースライン反転)駆動を行う。例えば図18(B)に示すように、上側のアナログスイッチTFTの出力信号の範囲を、第1フィールドでは5V~10Vとし、第2フィールドでは0~5Vとする。一方、下側のアナログスイッチTFTの出力信号の範囲を、第1フィールドでは0V~5Vとし、第2フィールドでは5~10Vとする。また V_{com} は5VのDC電圧にする。このようにすることで、1フィールドの期間内では、アナログスイッチTFTの出力信号の振幅は5V以下となり、入力信号の振幅も5V以下にできる。そして第1フィールドから第2フィールドに切り替わると、上側のアナログスイッチTFTの出力信号範囲は5~10Vから0~5Vに切り替わり V_{com} を中心に極性反転する。一方、下側のアナログスイッチTFTの出力信号範囲も0~5Vから5~10Vに切り替わり V_{com} を中心に極性反転する。従って、液晶に印加されるDC電圧を0Vにできる。即ちこの駆動方法によれば、アナログスイッチTFTの入力信号の振幅を5V以下にでき、しきい値電圧のシフト量を適正化できると共に、液晶にDC電圧が印加されることを防止できる。

【0085】以下、表示品質の向上等を図るための駆動方法の種々の手法について説明する。

【0086】本実施例では、図19のPに示すように、水平ブランキング期間において、全てのアナログスイッチTFTをオフさせる期間を設けている。図19において $G1 \sim Gn$ はブロック選択信号であり、図1、図7の

28

第1の配線22-1~22-nに与えられる信号である。例えばPに示すオフ期間の間に対向電極 V_{com} を極性反転すれば(1Hコモン振り駆動)、低消費電力化が可能となる。即ちアナログスイッチTFTをオフにすると信号線等はフローティング状態になる。従って、この時に V_{com} を極性反転すれば、信号線等と対向電極とで形成される寄生容量での充放電電流を無くすることができる。また1H4値ゲート駆動の場合には、Pに示すオフ期間の間に、走査線に与える電位を変化させれば、低消費電力化等を図れる。またこの手法で、アナログスイッチTFTがオフし信号線がフローティング状態になるのは水平ブランキング期間であるため、信号線がフローティング状態になることで表示特性が劣化する等の問題もない。またアナログスイッチTFTのオフ期間を設けることで、この期間にデータドライバで発生したノイズ等が信号線に伝わることを防止できる。

【0087】また本実施例では、図20のQ、Rに示すように、 V_{com} の極性を反転させた後に全てのアナログスイッチTFTをオンさせ、信号線に所与のリセット電位を与えるリセット期間を設けている。このようにデータ書き込み期間の前にリセット期間を設け信号線の電位を所与のリセット電位に設定すれば、前回に書かれたデータが信号線等に残存しクロストークが生じるという問題を解消できる。また図20では、 V_{com} を極性反転した後に信号線をリセット電位に設定する。従ってデータの書き込みを行う前に、信号線の電位を、標準的なリセット電位にプリチャージできることになり、その後のデータの書き込みが容易となる。

【0088】また本実施例では、図21に示すように、ラインメモリを用いて映像信号のデータの並び替え処理を行っている。即ち図7に示す構成の液晶装置では、例えば第1の配線22-1が選択されると、隣接しないアナログスイッチTFT(20-11、20-21~20-m1)が接続される信号線に対して第2の配線24-1、24-2~24-mを介してデータが同時に書き込まれる。この時、データが書き込まれる信号線は隣接しないため、映像信号のデータをそのまま書き込むことはできない。そこで本実施例では、図21に示すように、ラインメモリを用いてデータの並び替え処理を行い、並び替え処理が施された信号を、第2の配線及び隣接しないm個のアナログスイッチTFTを介して信号線に書き込んでいる。このようにすることで図7のような構成でも、適切なデータを信号線に書き込むことができる。そして図7の構成によれば、図1の構成に比べ、ブロック間の境界で縞が発生せず、またデータドライバから近いブロックと遠いブロックとの間で駆動条件をほぼ同一にでき、表示特性を向上できる。

(実施例7) 実施例7は、アナログスイッチTFTの突き抜け電圧の補償に関する実施例である。図22(A)にアナログスイッチTFTの等価回路を示す。アナログ

(16)

29

スイッチTFTがオフする瞬間に生じる突き抜け電圧 ΔV は、下式のように表せる。

$$\Delta V = \Delta V_g \times C_{gd} / (C_{gd} + C_O) \quad (1)$$

ここで ΔV_g は、アナログスイッチTFTの選択信号 V_g の電圧変化量である。また C_{gd} は、アナログスイッチTFTのゲート・ドレイン間容量である。

【0089】TFTのゲート・ドレイン間容量 C_{gd} は、図22(B)に示すように、重なり容量 C_{gd0} と反転層120によるチャネル容量 C_{gdc} との和となる。重なり容量 C_{gd0} にはゲートバイアス依存性はないが、チャネル容量 C_{gdc} にはゲートバイアス依存性がある。即ち図22(C)に示すように、チャネル容量 C_{gdc} は、ゲート・ドレイン間電圧 V_{gd} がしきい値電圧 V_{th} を超えると増加する。

【0090】一方、アナログスイッチTFTの駆動タイミングチャートは図22(D)のように表される。ここ※

$$\Delta V_a > \Delta V_b$$

の関係が成立することになる。即ち、アナログスイッチTFTの入力信号 V_{in} の大小により突き抜け電圧の値が変化し、これにより次のような問題が生じる。

【0091】図23(A)において、Pは、突き抜け電圧が無いとした場合のアナログスイッチTFTの出力特性であり、Qは、実際のアナログスイッチTFTの出力特性である。本来は、液晶には $\pm V_1 \sim \pm V_2$ の正負対称な信号が印加されるべきだが、突き抜け電圧が発生することで、 $\pm V_1' \sim \pm V_2'$ の正負非対称な信号が出力される。このため液晶にDC電圧が印加され、残像や焼きつきの問題が生じる。しかも、突き抜け電圧は、上式(2)に示すようにバイアス条件により大きさが異なるため、液晶に印加される電圧の白レベルと黒レベルの間の電圧も異なるものとなる。即ち本来とは異なる階調表示となってしまふ。

【0092】そこで本実施例では、アナログスイッチTFTのソース領域に供給する入力信号の電位の大小により変化する突き抜け電圧を補償する補正を行った入力信号を、アナログスイッチトランジスタのソース領域に供給している。例えば図23(B)において、Rは、補正が行われたアナログスイッチTFTの入力信号であり、Sは、その場合のアナログスイッチTFTの出力特性である。このようにアナログスイッチTFTの突き抜け電圧をあらかじめ補正した入力信号を用いれば、突き抜け電圧によって電圧シフトした信号を、 $\pm V_1 \sim \pm V_2$ の正負対称な信号にすることができる。これにより残像や焼きつきの問題を回避できると共に、適正な階調表示が可能となる。

【0093】突き抜け電圧を補償する補正の手法としては、種々のものが考えられる。例えば実際の液晶装置において突き抜け電圧等を実測する。そして実測した突き抜け電圧を ΔV_a 、 ΔV_b とした場合に、図23(B)のRに示すような変換を行うルックアップテーブルを設け、このルックアップテーブルによりアナログスイッチ

30

※で、アナログスイッチTFTへの入力信号 V_{in} が $+V_1$ の場合(ケース1)と、 $+V_2$ の場合(ケース2)とを考える。アナログスイッチTFTがオフする瞬間に、いずれの場合も上式(1)にしたがった突き抜け電圧が発生するが、ケース1とケース2とではゲートバイアスが異なるため、見かけ上のゲート・ドレイン間容量 C_{gd} が異なってくる。即ち図22(C)に示すように、ケース1の方がケース2よりも反転層120のチャネル容量 C_{gdc} が寄与する範囲のゲートバイアスを多く用いているため、ケース1の方が見かけ上の C_{gd} の値が大きくなる。従って上式(1)から明らかなように、図22(D)に示す ΔV_a と ΔV_b の間には、

$$(2)$$

TFTの入力信号を変換する。より具体的には、デジタルの映像信号或いはアナログの映像信号をA/D変換したものに対して、上記ルックアップテーブルを用いて補正を行う。そして補正を行った信号をD/A変換してアナログスイッチTFTに入力すればよい。

(実施例8) 本実施例は、アナログスイッチTFTが設けられた液晶装置を内蔵する表示システムに関する実施例である。図24において、コンピュータ等のアナログの映像信号発生装置130から発生されたアナログR、G、Bの映像信号はA/Dコンバータ132でデジタル信号に変換される。信号源にビデオ装置等を用いる場合には、アナログR、G、Bの映像信号に変換した上でA/Dコンバータ132に入力させる。もちろん、信号源がデジタル映像信号を発生する場合にはこのA/Dコンバータ132は不要となる。次に、ラインメモリ134を用いてデータの並び替え処理を行う。即ち図7に示す構成の液晶装置では、隣接しない信号線に同時にデータを書き込む必要があるため、図21で既に説明したようなデータの並べ替え処理が必要となる。並べ替え処理を行うと、複数のデータを同時に書き込むことが可能となり、データ転送周波数を低下させることが可能となる。この場合には、データ転送周波数の変換処理を周波数変換回路136により行う。周波数変換が行われた信号は、D/Aコンバータを内蔵するデータドライバ138に入力される。データ転送周波数を低くすることで、データドライバ138も低速で動かすことが可能となり、データドライバ138の低コスト化、回路規模の縮小が可能となる。データドライバ138の出力はアナログスイッチTFT部140に入力され、これにより信号線にデータが書き込まれる。

【0094】なお図4、図8に示すように、アクティブマトリクスエリアの上側及び下側に半数ずつアナログスイッチTFTを配置し、信号線をクシ歯配線にする場合には、周波数変換回路136によりデータ転送周波数を

(17)

31

1/2倍する。そして、上側、下側のアナログスイッチTFTに接続される第1、第2のデータドライバに周波数変換された信号を供給する。これにより第1、第2のデータドライバの動作周波数を半分にすることができ、データドライバの低コスト化を図れる。そして、クシ歯配線とすることで、信号線反転駆動、ドット反転駆動が可能となる。更にデータドライバを図6(A)に示すように実装することで、表示システムの小型化、ノイズの効果的な除去、回路基板の設計の容易化等が可能となる。

【0095】なお本発明は、上記実施例1～実施例8で説明したものに限られるものではなく、これらと均等な種々の変形実施が可能である。例えば本発明に係る液晶装置のレイアウト構成は、図4、図8に示すものが特に望ましいが、アナログスイッチTFTの配置、配線の仕方等についてはこれらと異なる種々のものを採用できる。また本発明の液晶装置の実装の形態は図6(A)に示すものが特に望ましいが、データドライバ、走査ドライバの配置位置、個数、実装手法、アナログスイッチTFTの配置位置等について、これとは異なる種々の変形実施が可能である。

【0096】

【図面の簡単な説明】

【図1】実施例1の液晶装置の構成例を示す図である。

【図2】しきい値電圧のシフト量と動作時間との関係について示す図である。

【図3】画素TFTとアナログスイッチTFTとをガラス基板上に一体形成する手法について説明するための図である。

【図4】実施例1のレイアウトパターンの一例を示す図である。

【図5】図5(A)、(B)は、配線抵抗を均一化する手法について説明するための図である。

【図6】図6(A)は、実施例2の構成例を示す図であり、図6(B)は比較例を示す図である。

【図7】実施例3の液晶装置の構成例を示す図である。

【図8】実施例3のレイアウトパターンの一例を示す図である。

【図9】実施例4の液晶装置の構成例を示す図である。

【図10】図10(A)、(B)は、ダイナミック型シフトレジスタの回路構成例及びタイミングチャートを示す図である。

【図11】図11(A)、(B)は、ダイナミック型シフトレジスタの回路構成例及びタイミングチャートを示す図である。

【図12】図12(A)、(B)は、スタティック型シフトレジスタの回路構成例及びタイミングチャートを示す図である。

【図13】図13(A)は実施例5の液晶装置の構成例を示す図であり、図13(B)はその断面図である。

32

【図14】実施例5の他の例を示す図である。

【図15】フィールド反転駆動の駆動波形について示す図である。

【図16】実施例6に係る1Hコモン振り反転駆動の駆動波形について示す図である。

【図17】実施例6に係る1H4値ゲート駆動の駆動波形について示す図である。

【図18】図18(A)、(B)は、クシ歯配線で信号線反転駆動を行う手法について説明するための図である。

【図19】アナログスイッチTFTのオフ期間を設ける手法について説明するための図である。

【図20】アナログスイッチTFTのリセット期間を設ける手法について説明するための図である。

【図21】ラインメモリを用いたデータの並べ替え処理について説明するための図である。

【図22】図22(A)、(B)、(C)、(D)は、突き抜け電圧について説明するための図である。

【図23】図23(A)、(B)は、実施例7に係る突き抜け電圧の補正手法について説明するための図である。

【図24】実施例8に係る表示システムの例を示す図である。

【符号の説明】

8 画素TFT

10 アクティブマトリクスエリア(表示画面)

20-11~20-nm アナログスイッチTFT

22-1~22-n 第1の配線

24-1~24-m 第2の配線

30 ガラス基板

32 下地絶縁膜

34 多結晶シリコン膜

36 ゲート絶縁膜

38 ゲート電極

40 層間絶縁膜

42 金属薄膜

44 透明導電膜

60 アクティブマトリクスエリア

62 CF基板

64 TFT基板

68 TABテープ

70、72 データドライバ

74 走査ドライバ

76 回路基板

80 ガラス基板

82 アクティブマトリクスエリア

84 アナログスイッチTFT部

86 走査ドライバ回路

90 シール部

92 第1の封入エリア

(18)


33

- 94 第2の封入エリア
- 96 アクティブマトリクスエリア
- 98 CF基板
- 100 TFT基板
- 102 封入口
- 104 封止材
- 106、108 データドライバ
- 110 走査ドライバ

34



- 112 回路基板
- 114 絶縁膜
- 130 映像信号発生装置
- 132 A/Dコンバータ
- 134 ラインメモリ
- 136 周波数変換回路
- 138 D/A内蔵データドライバ
- 140 アナログTFT部

【図1】




【図2】

【図3】




(19)


【図4】



【図5】




【図6】




(20)

【図7】




【図8】




(21)


【図9】



【図10】




(B)




【図11】


(A)



(B)




【図14】




(22)


【図12】



【図13】




【図17】




(23)


【図15】




【図16】




【図19】



【図23】




【図21】




(24)


【図18】



【図22】




【図20】



(25)

【図24】



【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第2区分

【発行日】平成15年7月3日(2003.7.3)

【公開番号】特開平9-269511

【公開日】平成9年10月14日(1997.10.14)

【年通号数】公開特許公報9-2696

【出願番号】特願平8-104400

【国際特許分類第7版】

G02F 1/136 500

1/133 550

G09G 3/36

H01L 29/786

【F I】

G02F 1/136 500

1/133 550

G09G 3/36

H01L 29/78 612 C

【手続補正書】

【提出日】平成15年3月28日(2003.3.28)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】 液晶装置

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、
該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM(=m×n)本の信号線と、
薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、隣接するm個を1ブロックとしてnブロックに分割されるM個のアナログスイッチトランジスタと、
同一ブロックに含まれ隣接するm個のアナログスイッチトランジスタのゲート電極を共通接続するn本の第1の配線と、
異なるブロックに含まれ隣接しないn個のアナログスイッチトランジスタのソース領域を共通接続するm本の第2の配線とを含み、

前記第2の配線を介して前記アナログスイッチトランジスタのソース領域に供給する入力信号の振幅を5V以下とすることを特徴とする液晶装置。

【請求項2】 請求項1において、
前記画素トランジスタと前記アナログスイッチトランジスタとを、多結晶シリコンの薄膜トランジスタにより形成すると共にガラス基板上に一体形成したことを特徴とする液晶装置。

【請求項3】 請求項1又は2のいずれかにおいて、
前記第2の配線に入力信号を供給するデータドライバの各々の出力端子から前記アナログスイッチトランジスタのソース領域までの配線抵抗を略一定としたことを特徴とする液晶装置。

【請求項4】 請求項1乃至3のいずれかにおいて、
前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に前記アナログスイッチトランジスタを半数ずつ配置し、上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに(2L-1)番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに2L番目の信号線を接続したことを特徴とする液晶装置。

【請求項5】 薄膜トランジスタにより形成され、N行×M列にマトリクス配置される画素トランジスタと、前記画素トランジスタのゲート電極に接続されるN本の走査線と、
該走査線に交差すると共に前記画素トランジスタのソース領域に接続されるM本の信号線と、
薄膜トランジスタにより形成されると共に前記M本の信号線に接続され、前記画素トランジスタが配置されるアクティブマトリクスエリアの上側及び下側に半数ずつ配

(2)

3

置されるM個のアナログスイッチトランジスタとを含み、
前記アクティブマトリクスエリアの上側及び下側のいずれか一方に配置されるアナログスイッチトランジスタに
(2L-1)番目の信号線を接続し、他方に配置されるアナログスイッチトランジスタに2L番目の信号線を接続し、前記アナログスイッチトランジスタのソース領域に信号を供給するための少なくとも1つのデータドライバと前記画素トランジスタのゲート電極に信号を供給するための少なくとも1つの走査ドライバとを液晶パネルの同一辺に実装したことを特徴とする液晶装置。

【請求項6】 請求項5において、
液晶パネルの左側及び右側のいずれか一方の辺に、上側から順に第1のデータドライバ、走査ドライバ、第2のデータドライバを実装し、アクティブマトリクスエリアの上側に配置されるアナログスイッチトランジスタと前記第1のデータドライバとを接続する配線パターンと、アクティブマトリクスエリアの下側に配置されるアナロ

4

グスイッチトランジスタと前記第2のデータドライバとを接続する配線パターンとを上下対称に形成したことを特徴とする液晶装置。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0001

【補正方法】変更

【補正内容】

【0001】

【発明の属する技術分野】本発明は液晶装置に関する。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0007

【補正方法】変更

【補正内容】

【0007】本発明は、以上のような課題に鑑みてなされたものであり、その目的とするところは、表示特性に優れ、信頼性の高い液晶装置を提供することにある。

10

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☒ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.